


ザ 68000

●ハードウェア ●ソフトウェア ●アプリケーション

岡本 茂
佐藤 徳訓
中島 宏
大島 邦夫 共著

ザ68000ハードウェア



000003150

日立GST


共立出版株式会社

登録日 85-12-9

登録番号 000143


IBM 蔵書

藤沢工場



上：MC 68000（日本モトローラ(株) 提供）

下：HD 68000（(株)日立製作所 提供）



ザ 80000

●ハードウェア ●ソフトウェア ●アプリケーション

岡本 茂

佐藤 徳訓

中島 宏

大島 邦夫 共著

主題とし、佐藤氏および中島氏によりまとめていただいた。68000 を主体とするシステムを利用しようという方には大変参考になるはずである。HD68000 を用いた各種システムについての豊富な資料を精選し、さらにその内容について十分に練り上げてある。第1章と比べれば高レベルであり、ユーザを十分に意識した立場から書かれている。

第4章は応用面についてまとめた。68000 は制御を中心とした多方面に利用されているが、ここでは制御関係は電話交換機のみとし、各種コンピュータ・システムについてまとめた。いろいろのシステムがあり、ソフトウェアもいろいろであるが、JUN のシステムは大変面白かった。これらについては関係各社の提供資料に基づき、その実体をなるべく詳しく分かりやすくまとめるように心掛けた。なお、第1章と第4章は大島氏と小生が中心となって執筆し、全体は小生が代表として取りまとめ、校正その他に当たった。

本文の脱稿後、モトローラ社からボックス・コンピュータ・システム VMC 68/2 が発表された。1983 年には VME/10 が発表されよう。これには同社と Western Electric 社が共同開発した UNIX SYSTEM V が搭載されるので VERSA dos と合わせてますます使いやすいシステムができよう。また、Apple 社からは LISA という割安なシステムが発売されている。日本ではソード社から M68、M685 が発表されている。M68 は 68000 + Z80A によるシステムで、CP/M-68 K をオペレーティング・システムにもつ。M685 は2つの 68000 を用いたシステムで、UNIX とコンパチブルな UNOS というオペレーティング・システムをもっている。

この企画に当たって、日本モトローラ(株)、(株)日立製作所、安立電気(株)、JUN 社、YHP 社には資料の提供その他で大変お世話になった。ここに記して厚く御礼申し上げる。

また共立出版編集部の方々、特に小山透氏には企画の段階から発行に至るまで大変お世話になった。本書の完成には同氏の力が大きい。特に記して厚く感謝する。

1983 年 6 月

著者代表 岡 本 茂

目 次

1 章 総 論

1.1	4 ビットから 8 ビットへ	2
1.2	6800 と 6809	5
1.3	8 ビットから 16 ビットへ	11
1.4	68000 の概説	18
1.5	アドレッシング・モードおよび命令	24
1.5.1	レジスタ直接	27
1.5.2	アドレス・レジスタ間接	28
1.5.3	ポスト・インクリメント付きアドレス・レジスタ間接	29
1.5.4	プリデクリメント付きアドレス・レジスタ間接	29
1.5.5	ディスプレイースメント付きアドレス・レジスタ間接	29
1.5.6	インデックス付きアドレス・レジスタ間接	30
1.5.7	アブソリュート・ショート・アドレス	30
1.5.8	アブソリュート・ロング・アドレス	31
1.5.9	イミディエート	31
1.5.10	クイック・イミディエート	32
1.5.11	相対アドレス	32
1.5.12	インデックス付き相対アドレス	33
1.5.13	インプライド	34
1.6	ソフトウェアの展望	36
1.6.1	Motorola 社の基本ソフトウェア	36
1.6.2	基本ソフトウェア	37
1.6.3	BASIC について	40
1.6.4	Pascal, S-PL/H, FORTRAN について	40
1.7	周辺 LSI	44
1.8	68000 に続くプロセッサ	47
1.8.1	68008	47
1.8.2	68010	48
1.8.3	68020	49
1.9	VERSA module その他	50
1.9.1	VERSA module と VME module	50
1.9.2	その他	52

2章 68000のハードウェア

2.1	68000MPUの概要	54
2.2	レジスタの構成	56
2.2.1	データ・レジスタ(D0~D7)	57
2.2.2	アドレス・レジスタ(A0~A6)	57
2.2.3	スタック・ポインタ(SP)	57
2.2.4	プログラム・カウンタ(PC)	58
2.2.5	ステータス・レジスタ(SR)	58
2.3	命令およびデータの構成とアドレッシング	59
2.3.1	命令のフォーマット	59
2.3.2	オペランドのサイズ	61
2.3.3	メモリ内のデータ構成	61
2.3.4	アドレッシング・モード	63
2.4	命令セット	75
2.4.1	データ転送命令	77
2.4.2	整数算術演算命令	78
2.4.3	論理演算命令	79
2.4.4	シフトおよびローテート命令	79
2.4.5	ビット処理命令	79
2.4.6	2進化10進数処理命令	80
2.4.7	プログラム制御命令	81
2.4.8	システム制御命令	83
2.5	入出力信号	83
2.5.1	アドレス・バス(A1~A23)	83
2.5.2	データ・バス(D0~D15)	84
2.5.3	非同期バス制御	84
2.5.4	バス・アービトラレーション制御	85
2.5.5	割込み制御($\overline{\text{IPL0}}$, $\overline{\text{IPL1}}$, $\overline{\text{IPL2}}$)	86
2.5.6	システム制御	86
2.5.7	6800の周辺制御	87
2.5.8	MPUステータス	88
2.5.9	クロック(CLK)	89
2.5.10	68000の命令のプリフェッチ	89
2.6	エクセプション処理	89
2.6.1	処理状態	89
2.6.2	プリビリッジ状態	90
2.6.3	エクセプション処理	92
2.6.4	エクセプション処理の詳細	97
2.7	周辺LS1	106
2.7.1	68120インテリジェント・ペリフェラル・コントローラ	106
2.7.2	68122クラスタ・ターミナル・コントローラ	109
2.7.3	68540エラー・ディテクション・アンド・コレクション・サーキット	110
2.7.4	68451メモリ・マネージメント・ユニット	111
2.7.5	68450ダイレクト・メモリ・アクセス・コントローラ	112
2.7.6	68230パラレル・インタフェース/タイマ	114
2.7.7	68561マルチプロトコル・コミュニケーション・コントローラ	116
	参考書	117

3章 68000 のソフトウェア

3.1	CP/M-68000	118
3.1.1	CP/M-68000の概要	118/3.1.2 コマンドとファイル 121/3.1.3 BDOS の機能 125/3.1.4 BIOS の機能 130
3.2	UNIX	130
3.2.1	UNIX の概要	130/3.2.2 UNIX のファイル・システム 132/3.2.3 シェル 136
3.3	68000RMS	139
3.3.1	68000RMS の概要	139/3.3.2 RMS の機能と構造 143/3.3.3 タスク 146/3.3.4 タスク制御 149/3.3.5 入出力制御 160
3.4	アセンブリ言語	166
3.4.1	アセンブリ言語の基本要素	167/3.4.2 アドレッシング・モードの表記法 173/3.4.3 実行命令 176/3.4.4 アセンブラ制御命令 182/3.4.5 リロケート タブルなプログラミング 183/3.4.6 プログラム例 187
3.5	高級プログラミング言語	194
3.5.1	S-PL/H	194/3.5.2 FORTRAN 195
3.6	デバッガ	196
3.6.1	デバッガの概要	196/3.6.2 デバッガの機能 196/3.6.3 デバッガの標準的な使い方 197/3.6.4 デバッガ・コマンド 198/3.6.5 コマンドの例 200/3.6.6 S タイプ・オブジェクトのフォーマット 204
	参考書	205

4章 応 用 例

4.1	学習用モジュール	207
4.2	システム開発装置	209
4.2.1	EXOR macs	209/4.2.2 H680 SD300 212/4.2.3 μ PDS D7800 214
4.3	パーソナルコンピュータ, ビジネスコンピュータ, その他	220
4.3.1	PACKETII	220/4.3.2 Personal-Graphics-Station 4D 226/4.3.3

vi 目 次

パーソナル・テクニカル・コンピュータ HP シリーズ 200 モデル16/26/36

229

4.4 電話交換機—————233

4.5 その他—————242

索 引 —————243

1 章 総 論

1970年代からのLSIに関する技術進歩はめざましいものがあり、コンピュータの基本性能をLSI化した**マイクロプロセッサ**(microprocessor)が登場した。さらに技術は高度になってVLSI(超LSI)が設計製作できるようになり、1980年前後にはHMOS(high density short-channel MOS)を用いた16ビット・マイクロコンピュータが実現した。これは最新の半導体技術と優れた回路設計技術の融合によるものである。一体16ビット・マイクロコンピュータとはどんなものであろうか？

コンピュータはデータを記憶できるが、その基本となる単位は**ビット**(bit)である。これは電圧の高低などを用いて、2進数の0と1をなんらかの形で表わしたものである。ビットをいくつか集めて記憶する場所とし、それを多数集めて記憶装置——**メモリ**(memory)を作り、その一つ一つの場所に**番地**(アドレス; address)を付けて区別する。

たとえば4ビットであれば $2^4=16$ 通りのデータが表現できる。もちろんこれでは足りない場合が多いので、8ビットにして $2^8=256$ 通りのデータを表現するのが普通である。こうして英数字などが表現できるようになった。この単位を**1バイト**(byte)という。すなわち、この意味では1バイト=8ビットである。1バイト=6ビットというコンピュータもあったが、現在はいよいよ1バイト=8ビットである。このほか、さらにビット数をふやして16ビットや32ビットを1まとめにすることも考えられており、こういったものを基本単位として1個の番地を作る。

すなわち、16ビットを番地の基本単位とするものが、いわゆる16ビット・マイクロプロセッサである。

この章の主題はMotorola社が開発した16ビット・マイクロプロセッサ68000の概要であるが、8ビットのものについても触れておく。8ビットと16ビットではどこがどう違うかなどを明らかにし、68000の特徴をなるべくやさしく説明していきたい。

用語その他については、わかりやすさを第1とし、難しい用語には逐一説明を付けてあるので、この章だけでおおかたの知識が得られよう。

1.1 4ビットから8ビットへ

日本の嶋正利氏やアメリカのM. Hoff, Jr. が、1968年末に開発したIntel社の4ビット・マイクロプロセッサ4004が、日本のビジコン社で発売した電卓に組み込まれ、電卓の世界に革命が起こった。これが世界で最初のマイクロコンピュータである。当然のことながら、中に記憶されているプログラムを変えれば、コンピュータのなすべき仕事の内容を変えることができ、大変便利なので、マイクロプロセッサは広く使われるようになった。マイクロプロセッサという用語は、仕事を制御する小さな装置 (LSI) を意味しており、それにクロック、RAM、ROM、入出力用インタフェース回路、周辺機器などを加えて構成したコンピュータを、マイクロコンピュータといている。ここにクロックは時計を意味しており、コンピュータの仕事の進行具合をコントロールする中心の時計と考えればよい。実際は数Mヘルツに及ぶ高周波を用いており、その周波数をクロック周波数という。

またRAM、ROMはそれぞれrandom access memory, read-only memoryの略で、メモリを意味している。RAMはその記憶内容を容易に変えることができるが、ROMはそうではなく、一度その内容を定めたら原則として変えられない。

入出力用インタフェースは、コンピュータと外部機器の間でデータをやりとりするための補助装置を意味しており、実際はマイクロプロセッサをいくつも使っていることが多い。

マイクロプロセッサで情報やデータをやりとりする場所をレジスタという。1ビットは2進数0, 1を表わすと考えてよいから、4ビットのレジスタでは $2^4 = 16$ 通りのデータ、すなわち1桁の16進数(0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C,

D, E, F) を扱える。しかし、もっといろいろなものを表わそうとするとこの4ビットでは間に合わない。そこで、ビット数を大きくすることが考えられた。たとえば、8ビットにすると $2^8=256$ 通りのデータが扱える。

実際、アルファベットやカナ文字はこの方法で表示されている。こうして8ビット・マイクロプロセッサが生まれ、それを利用したコンピュータが作られた。すなわち1974年にIntel社では8080、1976年にZilog社ではZ80が完成している。

Motorola社は1974年末に6800を完成させ[†]、その6800の機能面を強化した6801、6802と効率面を強化した6809を作っている。6800と6809については§1.2を見られたい。

これらの8ビット・マイクロプロセッサは、いずれにしても主メモリの単位が8ビット(1バイト)であり、最大で64Kバイト($2^{16}=65536$)のアドレス空間をもっている。すなわち0番地から65535番地^{††}までのアドレスをもち、各アドレスは8ビットである。

この8ビット・マイクロプロセッサにBASICをのせたパーソナルコンピュータが作られ、容易に使えるようになって、いわゆるパソコン時代がやってきた。Z80を使ったシステムとしては、日本電気(株)のPC-8001、シャープ(株)のMZ-80B2などがあり、6800を使ったものでは(株)日立製作所のベーシックマスターJr.がある。6809を使ったものでは、同社のベーシックマスターレベル3と富士通(株)のFM-8がある。

この種のコンピュータ・システムは大変多く、また、この関係の情報を載せた雑誌も多数発行されている。

もちろん8ビット・マイクロプロセッサを用いたビジネス用コンピュータ・システムも多数作られている。ビジネス用としては「使いやすく」、「プログラムの習得や作成が容易で」、「言語その他で広い適用範囲をもつ」必要があるが、これらをすべて備えることは容易ではない。

まずパーソナルコンピュータの機能を生かして、BASICをそのまま(あるいは改良したりして)利用したものが考えられた。

† 筆者が今までに知り得た範囲では、1974年末には、Motorola社に6800のサンプルがあったようである。

†† 65535を16進数でFFFFと書くのが普通である。16進数であることを明示するため\$を付けて\$FFFFと書くことも多い。

一方これとは別に、在来コンピュータ・システムで用いられてきたFORTRANやCOBOLを使いたいという要求も当然あった。8080ではシステムを操作するためのプログラム——オペレーティング・システム——としてCP/MやMP/M[†]などが開発されており、このシステムの上でFORTRANなどの高級言語を使うことができる。Z80は8080を拡張した形で作られていたから、CP/MやMP/MはZ80でも使える。6800や6809^{††}に対しても、それぞれのオペレーティング・システムやFORTRANのような高級言語が開発されている。

こうしてビジネス用コンピュータ・システムが低価格で入手できるようになった。その一部はオンラインのインテリジェント端末などにも利用されている。

今日ではこれ以外に電卓、ミシン、電子レンジ、時計、電気釜、冷蔵庫その他の制御用として、マイクロプロセッサが広く使われている。ただこれらは、機械の表面で直接仕事をしているのではないから、世間の人の目に直接触れることはほとんどない。

このほか、科学技術計算でもマイクロコンピュータはよく使われている。

マイクロコンピュータの応用分野はこのように広大であり、当然いっそう高機能な16ビットに対する期待が生まれ、次の世代へと関心が移っていった。Intel社の8086、Zilog社のZ8000、Motorola社の68000、Digital Equipment Corporation (DEC) 社のLSI-11などがこうして生まれた。もちろんこれ以外にも多くの16ビット・マイクロプロセッサが開発されており、これらマイクロプロセッサを使ったマイクロコンピュータ・システムも次々と作られている。次の目標は“完全な32ビット・マイクロプロセッサ”の開発であるが、これも着々と進められている。

† CP/M=controle program for microprocessors. マイクロプロセッサのための制御プログラムといった意味で、8080やZ80用に作られたオペレーティング・システム。大変使いやすい。

MP/M=multiprogramming controle program for microprocessors. 多重利用ができるCP/Mともいうべきもの。どちらもDigital Research社の登録商標である。

†† 6809を用いたキャノンのCX-1というシステムでは、COBOL、Pascalを使うことができる。

1.2 6800 と 6809

この二つは Motorola 社の代表的な 8 ビット・マイクロプロセッサである。
ここでは簡単にそのアーキテクチャ（設計思想）について述べる。

6800（図 1.1）は NMOS で作られた 40 ピンの LSI で図 1.2 に示すレジスタをもっている。




図 1.1 6800 のピン配置

注. — は低位“low”の信号で働くことを表わす




図 1.2 6800 のレジスタ構成

汎用レジスタは8ビットで2個あり、アキュムレータ(累算器)と呼ばれている。これはデータの保持や演算に用いられる。インデックス・レジスタは16ビットで、主としてメモリ・アドレスでいわゆるインデックス修飾方式をとるときに使われる(表1.1)。プログラム・カウンタは、命令の存在する番地を明らかにするために使われるレジスタで、現在実行しようとしている命令があるアドレスを指示する(この直後に次の命令のある番地のアドレスが入る)。

スタック・ポインタは、サブルーチンの戻り番地その他マイクロプロセッサの内容を退避する場所——スタック——を明示するためのレジスタで16ビットから成る。

条件レジスタ(condition code register ; CCR)は、アキュムレータで生じたあふれ(オーバフロー)やキャリを記憶するためのもので、8ビット・レジスタの下位6ビットを用いている。Cはキャリ、Vはオーバフロー、Zはゼロ、Nは負、Iは割込みマスク、Hは第3ビットからのキャリ(ハーフ・キャリ)を意味している†。

基本命令は72個、そのアドレッシング・モードは7通りあり、命令コードの長さは1バイトで、これにオペランドが加わり、命令全体では1バイトから3バイトになる(図1.3)。もちろん直接に動作対象アドレスを指示でき、原則としてシングル・アドレッシング・モードによっており、間接アドレッシング・モードはないが、その他の大部分のアドレッシング・モードは可能である。また、条件ブランチ命令は豊富で、入出力はいわゆるメモリ・マップI/Oでロード、スト

表 1.1 6800 のアドレッシング・モード

アドレッシング・モード	対 象 ・ 内 容	オペランドの バイト数
イミディエート	直接数値を対象とするもの	1, 2
ダイレクト	0番地より255番地までを指定する	1
エクステンデッド	任意の番地を直接指定する	2
インデックス	インデックス・レジスタの内容と1バイトのオフセットを加えたものをアドレスとする	1
インブライド	インデックス・レジスタやスタック・ポインタに関するもの	0
アキュムレータ	アキュムレータA, Bに関するもの	0
リラティブ	相対アドレス(-128~127)	1

† キャリは8ビット演算による第7ビットからの桁上り、オーバフローは符号付き整数と見てのあふれを意味する。

さて、6809 のアーキテクチャを簡単に説明しよう。

6809 は 6800 の機能を大幅に強化した“究極の 8 ビット・マイクロプロセッサ”で、16 ビット演算も可能な擬似 16 ビット・マイクロプロセッサである。しかも HMOS を使った LSI で、図 1.5、図 1.6 に示すような構成になっている。




図 1.5 6809 のピン配置

アキュムレータ A、B はそれぞれ 8 ビットで、16 ビットにまとめて使えるようになっており、D と呼ばれている。インデックス・レジスタは 6800 より 1 個ふえ、IX、IY と 2 個ある。このほかスタック・ポインタもインデックスとして使える。

スタック・ポインタも 2 個になった。サブルーチンや割込み処理ルーチンへジャンプするためにプログラム・カウンタやアドレスの内容をスタックへ退避する際は、ハードウェア用のものしか使えないが、ユーザ用のポインタを利用してサブルーチンの引き数の受渡しをすることができる。したがってリエント




図 1.6 6809 のレジスタ構成

ラントが容易にできるようになっている†。

プログラム・カウンタは 6800 と同じく 16 ビットで、アドレス空間は 64 K バイトになる††。

ダイレクト・アドレッシング・モード方式を強化してどこでもダイレクト・ページと同じようにするため、ダイレクト・ページ・レジスタ DP が新設された。この 8 ビットに入っている数を上位 8 ビットとしてダイレクト・アドレッシングが可能である。もちろんスタート時は 00 とセットされる。したがって 256 バイト以内のプログラムを使うときは大変便利である。たとえば DP に \$F0 が入っていれば、ダイレクト・アドレッシング・モードで \$F000 ~ \$F0FF が指定できる。

条件レジスタ CCR の下位 6 ビットは 6800 と全く同じだが、E と F の二つのフラッグが上位 2 ビットに新設された。

F は FIRQ (fast-interrupt request; 高速割り込み要求) のマスク・フラッグで、1 でマスク、0 でイネーブルを示している。0 のときだけ FIRQ を受け付け、CCR をスタックにのせ、1 にリセットされる。FIRQ 以外に、 $\overline{\text{NMI}}$ (non-maskable interrupt), $\overline{\text{RES}}$ (reset) 信号が入力されて起動がかかると F は

† たとえば、サブルーチン S を使っているときに割り込みがかかり、その処理の際 S をそのまま使うというようなこと。

†† これを 24 ビットにしてアドレス空間を 16M バイトにし、プログラム機能の大幅な増強を行なえば本来の制御用という枠を越えたシステムが作れよう。

1になる。SWI (software interrupt; ソフトウェアによる割込み) による割込みもFを1にするが、その他の割込みはFに影響しない。

EはSWIやFIRQ以外の割込みに対して有効なフラッグで、エンタイヤ・フラッグ(entire flag)という。1のときはスタック・ポインタSPを除く全レジスタがスタックに退避されており、0のときはプログラム・カウンタPCとCCRだけが退避されている。このEフラッグを使って、RTI (return from interrupt) 命令で割込みから復帰するときにどれだけの情報をスタックから引き戻すかが決められる。

基本命令は59個、そのアドレッシング・モードは間接アドレスも含めて10通りある。実に多様な命令方式が可能で、命令数は全部で1464に達する。表1.2にそのアドレッシング・モードを示す。

表 1.2 6809 のアドレッシング・モード

モード	内 容	バイト数
インプライド	オペランドが命令だけで決まるもの。たとえばアキュムレータA、Bで $B+A \rightarrow B$ とするもの	1, 2
イミディエート	直接数値方式。数値は1または2バイト	2, 3, 4
ダイレクト	DPでページを指定し、直接アドレスする	2, 3
エクステンデッド	直接に16ビットのアドレスを指定する	3, 4
インデックス	IX, IY, S, U, PCをポインタ・レジスタとし、オフセットを加えて実効アドレスとする方式。11種類に分かれる	2, 3, 4, 5
リラティブ	PCの内容を中心とした相対アドレスで、ブランチだけに使われる	2, 3, 4
レジスタ	オペランド部で使用するレジスタを指定する	2
エクステンディッド・インダイレクト	間接的にアドレスを指定する	4, 5
インデックスド・インダイレクト	インデックスド・アドレッシングを使用した間接アドレス方式	2, 3, 4, 5
プログラム・カウンタ・レラティブ	PCを用いた相対アドレス方式	3, 4, 5

6809の命令数は6800より少ないが、機能としては6800の命令をすべて実行でき、これを大幅に強化したものといえる。機械語ベースでは全然異なるが、アセンブラベースでは6800のプログラムを6809に直接かけられるようになっていいる。

なお、6809に対しては、メモリ管理ユニット6829と浮動小数用ROM6839

という周辺デバイスがあり、コンパイラやプログラムが大変作りやすくなっている。

6829 は、6809 のアドレス空間を 64K バイトから 2M バイトまで拡張可能にした HMOS による LSI で、2K バイトから 64K バイトの範囲でタスクを分類し、1 個の 6829 で 4 個のタスクをサポートできる。したがってセグメント方式が可能になった。

6839 は、6809 用の浮動小数点演算パッケージで、IEEE 標準に合わせてあり、四則計算、剰余、平方根、整数化、絶対値、補数、正規化などの計算を実行できる。

このほかにもいろいろな LSI があり(たとえば DMA コントローラ 6844 や CRT コントローラ 6845 など)、8 ビット・マシンが容易にできるように考えられている。また 6800 や 6809 を 68000 の周辺 LSI として使うこともできる。

1.3 8ビットから16ビットへ

かつてマイクロプロセッサは制御に使われることが多く、4 ビットや 8 ビットのものが大多数であった。しかし、6800 から 6809 への進歩は、8 ビットを扱えるだけでは使用分野が制限されてしまうことを示している。プログラムを作るのにも、アセンブラよりコンパイラを使うのが常識となると 64K バイトでは小さすぎる。このような状況に対応して、16 ビットのマイクロプロセッサが出現し、16 ビット・データを直接処理できるようになった。

一方、半導体技術の進歩はさらに加速度を増して、回路の集積度が 1 桁以上向上し、性能が大幅に改善された。集積回路は LSI から VLSI (very large scale integration) の時代に移り、その設計製作も CAD (computer aided design) を使わなければできないようになった。

たとえば HMOS (high-density short-channel MOS) と従来の NMOS を比較しよう(図 1.7)。NMOS では、1 セル当たり 4128 平方ミクロンを要するのに対し、それと同じものを HMOS で作ると 1852.5 平方ミクロンでよいといった具合である。この場合、速度電力積では NMOS が約 4 ピコジュール、

† 1982 年 7 月 30 日の読売新聞によれば、富士通(株)は、従来の 2/3 に縮まった 64 ビット・ダイナミック RAM を開発した。アクセス・タイムは 100 ナノ秒と 20 ナノ秒速くなった。




図 1.7 NMOS と HMOS の比較例 (Edward Stritter and Tom Gunter: *IEEE computer*, 12, p.43~52, Feb (1973)).

HMOS が約 1 ピコジュールで、NMOS は HMOS の約 4 倍になっている。技術は日進月歩であり、今後さらに進歩していくであろう。

こういった技術の進歩を受けて 16 ビット・マイクロプロセッサが次々と登場してきた[†]。名前だけをあげれば、Intel 社の 8086、Zilog 社の Z8001、DEC 社の LSI-11、Texas Inst. 社の 9900、Motorola 社の 68000 などがある。この




図 1.8 8086 のピン配置

[†] たとえば、bit 別冊“16 ビット・マイクロプロセッサ”，共立出版(1982)を見よ。

うち、8086とZ8001について多少説明をしよう。この両者はある意味で代表的な16ビット・マイクロプロセッサであり、68000ともよく比較されている。

8086は1978年前期に開発された。参考までにこのVLSIのピン配置図(図1.8)およびレジスタの概要(図1.9)を示す。



図 1.9 8086 のレジスタ構成

レジスタは全部16ビットで4種類に分けられ、全部で14個ある：汎用レジスタAX, BX, CX, DX, ポインタおよびインデックスSP, BP, SI, DI; プログラム・カウンタIP[†]とステータス・フラッグ; セグメント・レジスタCS, DS, SS, ES。

汎用レジスタはそれぞれバイトに分割して使うこともできる。命令の長さも1~6バイトにわたり、いろいろな意味でバイトを基準としている。

セグメント・レジスタにより、メモリをセグメントに分割して使うセグメント方式が可能である。この場合、プログラム・カウンタは16ビットしかないので、有効アドレスEAは「セグメントの16倍+オフセットまたはEA」で計算され、1Mバイトのアドレス空間をもつことができる(図1.9のCS, DS, SS, ESがセグメントである)。

[†] Intel社では、インストラクション・ポインタといっている。

基本命令は135種あり、表1.3のアドレス方式と組み合わせて使う。ここでD=displacementは8ビットまたは16ビットのディスプレースメントを、S=segmentはセグメントの16倍を示している。{ }はその中の任意の一つを選んで使うことを意味する。

表 1.3 8086 のアドレッシング・モード

ベース・インデックス	$\{BX\} + \{SI\} + D + S$	BP: ベース・ポインタ
インデックス	$\{SI\} + D + S$	BX: ベース・レジスタ
べー　　ス	$\{BX\} + D + S$	SI: ソース・インデックス
ディスプレースメントのないベース・インデックス	$\{BX\} + \{SI\} + S$	DI: デスティネーション・インデックス
間　　　　接	$\begin{pmatrix} SI \\ DI \\ BX \\ BP \end{pmatrix} + S$	D: ディスプレースメント
相　　　　対	D + プログラム・カウンタ + S	S: セグメント
直　　　　接	アドレス + S	




図 1.10 Z8001 のピン配置

ソフトウェアもよく完備しており、Digital Research 社の CP/M-86[†]や Bell 研究所の UNIX[†]のもとに走るコンピュータ・システムがある。もちろんアセンブラや FORTRAN, BASIC, FORTH など使えるようになっており、日本でもいろいろなシステムが発売されている。

次に Z80001 を簡単に紹介しよう。これは 1979 年始めに開発されていたものである。そのピン配置図を示す(図 1.10)。

レジスタは全部 16 ビットで、汎用が 14 本、スタック・ポインタやプログラム・カウンタなどが 7 本ある。このうち、8 本の汎用レジスタ R0-R7 はバイトに分割して使える。命令は 1～5 ワードの長さを持ち、必ずワード位置アドレスすなわち偶数バイト・アドレスから始まる。この意味で Z8001 は 16 ビット・マイクロプロセッサであり、8086 のようなバイト意識の強いものとは異なる (図 1.11)。




図 1.11 Z8001 のレジスタ構成

† CP/M は Digital Research 社の登録商標、UNIX は Bell 研究所 (ATT) の登録商標である。

セグメント方式も可能で[†]、7ビットのセグメントの値と16ビットのオフセットを使ってアドレスを決めるようになっており、8Mバイトのアドレス空間をもつことができる。

基本命令は約170種あり、いろいろなアドレス方式と組み合わせて使う。これは汎用レジスタをベース・アドレス、インデックス、ディスプレースメント、絶対アドレス、カウンタに用いており、8086とは異なる。8086と比較できる

表 1.4 8086 のアドレッシング・モード

モ ー ド	オ ペ ラ ン ド の 形 式			オペランドの値
	命 令 内	レジスタ内	メモリ内	
レジスタ	レジスタ・アドレス	オペランド		レジスタの内容
即 値	オペランド			命令の中にある数
レジスタ間 接	レジスタ・アドレス	アドレス	オペランド	レジスタにあるアドレスが指すメモリ
直 接 アドレッシング	アドレス		オペランド	命令の中にあるアドレスが指すメモリ
インデックス	レジスタ・アドレス ベース・アドレス	ディスプレースメント +	オペランド	命令の中の値とレジスタの内容との和で決まるアドレスが指すメモリ
相 対 アドレッシング	ディスプレースメント	PCの値 +	オペランド	プログラム・カウンタと命令の中のディスプレースメントの和で決まるアドレス
ベース・アドレッシング	レジスタ・アドレス ディスプレースメント	ベース・アドレス +	オペランド	レジスタの内容と命令の中の値との和で決まるアドレスが指すメモリ
ベース・インデックス	レジスタ・アドレス レジスタ・アドレス	ベース・アドレス ディスプレースメント +	オペランド	二つのレジスタと命令の中のディスプレースメントの和で決まるアドレスが指すメモリ

[†] セグメント方式のないZ8000をZ8002という。これは64Kバイトのアドレス空間をもっている。

ように表1.4と表1.5に示す。

UNIX やその拡張をオペレーティング・システムにもつものがすでにいくつか発売されている。COBOLやFORTRAN, UCSD Pascal[†]なども使えるようになった。

命令の内容その他については述べなかったが、詳細を知りたい人はマニュアルなどを参考にされたい。

表 1.5 Z8001 のアドレッシング・モード

モ ー ド	オ ペ ラ ン ド の 形 式		オペランドの値
	命 令 内	レジスタ内	
レジスタ	レジスタ・アドレス →	オペランド	レジスタの内容
即 値	オペランド		命令の中にある数
レジスタ 間 接	レジスタ・アドレス →	オペランド	レジスタで指定されたアドレスが指すメモリ
直 接 アドレッシング	アドレス →	オペランド	命令内で指定されたアドレスのメモリ
インデックス	レジスタ・アドレス → ディスプレースメント ベース・アドレス →	+	レジスタの内容をディスプレースメントとし、それをベース・アドレスに加えたアドレス
相 対 アドレッシング	ディスプレースメント →	PCの値 → +	命令内にあるディスプレースメントをプログラム・カウンタの内容に加えたアドレス
ベース・ アドレッシング	レジスタ・アドレス → ディスプレースメント →	ベース・アドレス → +	命令内にあるディスプレースメントを、レジスタ内にあるベース・アドレスに加えたアドレス
ベース・ インデックス	レジスタ・アドレス → レジスタ・アドレス →	ベース・アドレス → ディスプレースメント → +	レジスタ内にあるディスプレースメントを、レジスタ内にあるベース・アドレスに加えたアドレス

[†] カリフォルニア大学理事会の登録商標である。

1.4 68000 の 概 説

6800 ファミリを開発した Motorola 社は、その 16 ビット化をめざして、次のマイクロプロセッサの開発に入った。その一つの表われが“究極の 8 ビット・マイクロプロセッサ”6809 で、いわゆる擬似 16 ビットを目標としたものである。

もう一つは完全な 16 ビット・マイクロプロセッサで、この開発に当たり DEC 社の PDP-11 をはじめとして、いろいろなミニコンピュータを調べたようである。このような研究を基として 32 ビット・マイクロプロセッサ 68020 に到達し、その簡約化として 68010 と 68000 が開発された。68000 は 32 ビットの内部アーキテクチャをもつ“最初のマイクロプロセッサ”である。

Intel 社には、8086 を基とし、そのデータ・バスを 8 ビットにした 8088 がある。16 ビット・マイクロプロセッサの 8 ビット化には 8 ビット・マイクロプロセッサとは異なる意味があると考えた Motorola 社は 68008 を開発した。

もちろんこれらの周辺デバイスも開発されており、今日では 68000 ファミリによる優秀なマイクロコンピュータ・システムが作られている。

そのアーキテクチャは高度に系統化され、レジスタの個数も 6800 より大幅にふえ、バイト、ワード、32 ビット・ワードを直接扱うことが可能になった。モジュラ・プログラミングも容易でそのための命令もある。したがって構造化アセンブラや Pascal のようなブロック構造をもった高級言語を容易に使うことができる。

68000 は独特のマルチレベル・マイクロプログラム構造をもっており、将来の増強に備えて OP コードに特別な空きがある。利用者は現在の命令セットにない命令を、トラップ命令とエミュレータ・トラップを使って作成し実行できる。

命令の処理速度は、マイクロプロセッサの大変重要な因子で、このため命令コードは徹底的に検討されたようである。実際にどれだけの頻度で命令が実行され、プログラム・リストにどんな命令がよく使われるかを調べた結果、命令の処理能力向上には「高度に系統化されたアーキテクチャ」が役立つことがわかり、命令セットやアドレッシング・モードに大幅な改善が加えられ、56 種の基本命令と 14 種類のアドレッシング・モードが決まった。

一方、HMOS を用いて VLSI の大きさや処理速度を改良した。基本クロックも 4MHz から始まって 6MHz, 8MHz, 10MHz, 12.5MHz と向上している。たとえば、レジスタをクリアする命令のような最も短い命令実行時間は、4 サイクルである。これは 4MHz では 1 μ 秒、12.5MHz なら 320 ナノ秒に相当する。

このほか、メモリ管理にも細心の注意が払われている。8086 や Z8001 と異なり、68000 は 16M バイトのアドレス空間をもつことができ、さらにそのどこでも直接アクセスするように命令を組むことができる。

またソフトウェアも良くなり、オペレーティング・システムいろいろのものが使えるようになった。もちろん、BASIC, FORTRAN, PL/I など多くのコンパイラがあり、大変使いやすいコンピュータ・システムを構成できる。

図 1.12, 図 1.13 と表 1.6 にそのアーキテクチャの概要をまとめた。

レジスタは一体何個あったらよいのだろうか？ ずっと前のミニコンでは、大抵のレジスタは、インデックスを除いて、一個しかなかった。ある場合には不便であったので、それを何とかしようとしてふえたようにみえる。

レジスタを大別すると次のようになろう：アドレス関係、データ関係、インデックス、プログラム・カウンタ、スタック・ポインタ、その他。そこで命令部を 4 ビットとしてしまうと、(16 ビット・マイコンでは) 12 ビットをオペランドに振り向けられるので、シングル・アドレッシング・モードでこの 12 ビットをオペランドに向けるか、2-アドレッシング・モードで 6 ビットずつに分けるか、3-アドレッシング・モードで 4 ビットずつに分けるかが問題になる。もし命令部がもっと大きければ、当然オペランド部を縮めなければならないか、またはもう 1 バイトないし 2 バイトを使って表現するようにしなければならない。

Motorola 社では 2-アドレッシング・モードを選び、6 ビットによってレジスタを指定するようにした。詳しくは 25 ページの図 1.18 をみられたい。




図 1.12 68000 の入出力信号・ピン配置・各部の名称

記号	ピン	名称
D0~D15	1~5, 54~64	data-line
\overline{AS}	6	address-strobe
\overline{UDS}	7	upper-data strobe
\overline{LDS}	8	lower-data strobe
R/\overline{W}	9	read/write
\overline{DTACK}	10	data transfer acknowledge
\overline{BG}	11	bus grant
\overline{BGACK}	12	bus grant acknowledge
\overline{BR}	13	bus request
V_{CC}	14, 49	power supply
CLK	15	clock
GND	16, 53	ground
\overline{HALT}	17	halt
\overline{RESET}	18	reset
\overline{BERR}	22	bus error
\overline{VMA}	19	valid memory address
E	20	enable
\overline{VPA}	21	valid peripheral address
\overline{IPL}	23~25	interrupt control
FC	26~28	processor status
A1~A23	29~48, 50~52	address-line

asynchronous bus control

bus arbitration control

system control

M6800 peripheral control




図 1.13 68000 のレジスタ構成

表 1.6 68000 のレジスタの概要

名 称	個数	記 号	ビット数	備 考
デ ー タ ・ レ ジ ス タ	8	D0, ..., D7	32	8, 16, 32 ビットとして使える
ア ド レ ス ・ レ ジ ス タ	7	A0, ..., A6	32	16, 32 ビットとして使える
ス タ ッ ク ・ ポ イ ン タ	2	USP, SSP	32	USP: ユーザ・スタック・ポインタ SSP: スーパーバイザ・スタック・ポインタ
プ ロ グ ラ ム ・ カ ウ ン タ	1	PC	32	下位 24 ビットのみ使う $2^{24} = 16 \times 1024 \times 1024$
ス テ ー タ ス ・ レ ジ ス タ	1	SR	16	システム・バイトとユーザ・バイトに分かれる

データ・レジスタかアドレス・レジスタのいずれかを R_n で表わすことがある。すなわち、 $R_n = A_n$ または D_n とするのである。たとえば R_m と R_n の内容を交換する命令 EXG では、この記号を使って説明するのが普通である（アセ

ンブラで EXG Rm, Rn と書く)。

ステータス・レジスタ (図 1.14) は下位 8 ビットをユーザ・バイトとし、条件レジスタとしている。上位 8 ビットはシステム・バイトである。




図 1.14 ステータス・レジスタの構成

条件コードとして拡張 X、ネガティブ N、ゼロ Z、オーバーフロー V、キャリ C がある。上位 3 ビットは 0 として読まれ、現在は使われていない。将来の機能拡張に備えているものと解される。計算を行なった結果生じた状態を記録するもので、次のような意味をもっている。

ビット 0. キャリ C: 加算の結果生じた桁上げ、減算の結果生じた借り (ローという) およびシフトで生じたビットの状態を記録する。比較によっても変化する。こういう状態が生ずると 1 になり、生じなければ 0 となる。

ビット 1. オーバフロー V: 符号をこめた演算で、表現できる結果を超えるときだけ 1 になる (最上位とその隣りのビットで生じたものの排他的論理和)。シフトで生じることもある。

ビット 2. ゼロ Z: 結果が 0 のとき 1 になる。

ビット 3. ネガティブ N: 符号をこめた演算で、結果が負のときだけ 1 になる。シフトで生じることもある。

ビット 4. 拡張 X: 多倍長演算におけるキャリ。加減算、補数、シフトで有効である。

システム・バイトはトレース・モード T、スーパーバイザ S、割込みマスク I0, I1, I2 から成り、他のビットは 0 として扱われ、使われていない (拡張に備え

ているものと解される)。

T=1 だと 68000 はプログラムをシングル・ステップ実行する。すなわち一命令を実行するたびにスーパーバイザ・ステートに入り、ユーザの作ったトレース・サービス・ルーチンにとぶ(サービス・ルーチンのエントリ・アドレスはトラップ・ベクタとしてテーブルに与えておく)。こうしてデバッグを行なうことができる。T=0 だとこの機能は働かず、普通のモードで動く。

S=1 のとき 68000 はスーパーバイザ・ステートにあり、システム・プログラムが働いている。S=0 のときはユーザ・ステートになる。

割込みマスクは 3 ビットあり、これで示される優先順位より低いレベルの割込み要求は無視される。

1.5 アドレッシング・モードおよび命令

68000 のアドレス空間は、バイトによりアドレス付けされ、たとえば 0 番地と 1 番地のバイトをまとめて 0 番地のワードと考えている。一般に $2n$ 番地と $2n+1$ 番地をまとめて $2n$ 番地のワードと考えるので、ワードは 0 番地、2 番地、4 番地、…と番地付けられる。奇数番地のワードはない。

F	E	D	C	B	A	9	8	7	6	5	4	3	2	1	0																
ワード								000000																							
バイト								000000								バイト								000001							
ワード								000002								バイト								000003							
ワード								FFFFFFC																							
バイト								FFFFFFC								バイト								FFFFFFD							
ワード								FFFFFFE								バイト								FFFFFFF							
バイト								FFFFFFE								バイト								FFFFFFF							

図 1.15 メモリにおけるワードの構成

命令の対象となるデータは、1, 8, 16, 32ビットの整数、アドレス・データおよびBCDデータである。BCDデータ(図1.16)は2進化10進数によるデータであって、4ビットで1桁の10進数を表わし、原則として32ビット(8桁)である。

15	11	7	3	0
BCD 0	BCD 1	BCD 2	BCD 3	
BCD 4	BCD 5	BCD 6	BCD 7	

図 1.16 BCDデータの構成


一般に、命令は「実行すべき機能」を指定する**命令部**とその対象になる「データまたはデータのある場所に関する情報」を書いた**オペランド**から成る。

命令の長さは1ワードから5ワードで、その最初のワードで命令部が指定され、それを除いた部分がオペランドを表わす(図1.17)。具体的な形はここでは述べないが、その例をいくつかあげる(図1.18)(第2章参照)。

オペレーション・ワード	(1ワード)
イミディエート・オペランド	(0, 1 または 2ワード)
ソース実効オペランド	(0, 1 または 2ワード)
目的実効オペランド	(0, 1 または 2ワード)

図 1.17 命令のフォーマット

レジスタ同士の加算(数はビット数を表わす)



インデックス・レジスタを用いた加算





図 1.18 命令のフォーマットの例

転送



条件付きブランチの1例




図 1.18 (続き) 命令のフォーマットの例

さて、オペランドについてまとめよう。ほとんどの命令では、オペランドが実効アドレスを意味しているが、間接やインデックスを使ったときはそうではない。このアドレス方式は全部で14種ある。一般に汎用レジスタ A_n や D_n には0から始まる番号が付けられており、3ビットで表現できる。図1.18に示した形を次のようにまとめる。




図 1.19 オペレーション・ワードの例

アドレッシング・モードにはレジスタ直接、レジスタ間接、絶対、イミディエート、相対、インプライドの5通りがある。

表 1.7 68000 のアドレッシング・モード

基 本 型	モ ー ド	内 容	アセンブラ
レジスタ直接	データ・レジスタ直接	$EA = D_n$	D_n
	アドレス・レジスタ直接	$EA = A_n$	A_n
レジスタ間接	レジスタ間接	$EA = (A_n)$	(A_n)
	ポストインクリメント付き アドレス・レジスタ間接	$EA = (A_n), A_n \leftarrow A_n + N$	$(A_n) +$
	プリデクリメント付きアド レス・レジスタ間接	$A_n \leftarrow A_n - N, EA = (A_n)$	$-(A_n)$

レジスタ間接	ディスプレイースメント付き アドレス・レジスタ間接	$EA = (An) + d16$	$d(An)$
	インデックス・レジスタ付 きアドレス・レジスタ間接	$EA = (An) + (Ri) + d8$	$d(An, Ri)$
絶 対	短いもの	$EA = (\text{命令の次の1語})$	$\times \times \times \times$
	長いもの	$EA = (\text{命令の次の2語})$	$\times \times \times \times \times \times \times \times$
イミディエート	イミディエート	データ=命令の次の1語	$\# \times \times \times \times$
	クイック・イミディエート	インヒアラント(固有データ)	$\# \times \times$
相 対	オフセット付き相対	$EA = (PC) + d16$	$d16$
	インデックス付き相対	$EA = (PC) + (Ri) + d8$	$d(Ri)$
インプライド	インプライド・レジスタ	$EA = SR, USP, SP, PC$	

EA=実効アドレス

d8, d16=8 または 16 ビットのオフセット

N=1(バイト), 2(ワード), 4(ロングワード)

()=内容を表わす

←=置換え

Ri=インデックス・レジスタとして使われた Ai または Di

SR=ステータス・レジスタ

PC=プログラム・カウンタ

USP=ユーザ・スタック・ポインタ

SP=現在使われているスタック・ポインタ

以下においてこれら 68000 のアドレッシング・モードを説明しよう。16 進数を表わすために \$ を用いるので注意してほしい。これは Motorola 社の記法に従ったためである。たとえば \$123F は 16 進数の 123F, すなわち $1 \times 16^3 + 2 \times 16^2 + 3 \times 16 + 15 = 4671$ を意味する。また { } は () 内の長さだけとることを示す。

1.5.1 レジスタ直接

命令形式は次の通りで、その長さは 1~3 ワードである。任意の汎用レジスタ Rn を実効アドレスとするもので、これによって 68000 を 16 個のレジスタから成る電卓として扱うこともできる。モードは 2 進数で表わされている。

命 令	モード	n
{目的オペランド(長さ 0, 1, 2)}		


$$\left(\begin{array}{l} \text{モード } 000 : Dn \\ \phantom{\text{モード }} 001 : An \end{array} \right)$$

【例 1】 MOVE.L D0, A4 これはレジスタ D0 の内容を A4 に転送せ

よという(アセンブラ形式の)命令で、機械語では\$2840という形に書ける。
 .Lは32ビットで動作せよという意味である。

0	0	1	0	1	0	0	0	1	0	0	0	0	0
L				目的アドレス					実効アドレス				

【例2】 MOVE .W D0, \$1F00 これはレジスタD0の内容をワード単位で\$1F00番地に転送せよという命令で、\$31C0 1F00という機械語になる。
 .Wはワードすなわち16ビットで動作せよという意味である(バイトの場合は.Bと書く。省略するとワードの意味に解され、.Wがあったものとする)。



【例3】 MOVE \$201000, A4 これは\$201000番地の内容をワード単位でA4に転送せよという命令で、アドレス・レジスタA4では頭のビット15を符号とみなし、これを付けた形で下16ビットに受け入れる(これを自然な符号拡張という)。もし\$201000番地の内容が\$1234なら、命令実行後のA4の内容は\$00001234になる。もし\$201000番地の内容が\$8000ならA4は\$FF FF8000になる。この命令は\$387900201000と書かれ、3ワードを占める。

1.5.2 アドレス・レジスタ間接

アドレス・レジスタAnの内容をアドレスとみなし、これを実効アドレスとするもの。命令形式は次の通りで、その長さは1~3ワードである。

命	令	0	1	0	n
{目的オペランド (長さ0, 1, 2)}					

【例1】 MOVE (A0), D0 もしアドレス・レジスタA0の内容が、\$001000であれば、\$001000番地の内容がD0に転送される。すなわち命令としてはD0←((A0))。

【例2】 MOVE (A4), \$1F00 これは\$001F00番地にA4で指定した番地の内容を転送する命令である。もしA4の内容が\$1000なら、\$001000番地の内容を\$001F00番地に転送する。

1.5.3 ポスト・インクリメント付きアドレス・レジスタ間接

アドレス・レジスタ An の内容をアドレスとみなし、これを実効アドレスとするのは §1.5.2 と同様だが、データ操作が実行された後、 An の内容が N ($= 1, 2$ または 4) だけふえる。すなわち $An \leftarrow An + N$ 。 N は「データの大きさ」を示すバイト数である (ポスト **post** は“～の後で”という意味の接頭語)。命令形式は次の通りで、その長さは 1~3 ワードである。

命 令	0 1 1	n
{目的オペランド (長さ 0, 1, 2)}		

【例 1】 **MOVE (A4)+, \$2000** もし $A4$ の内容が $\$00001000$ なら、 $\$1000$ 番地の内容を $\$2000$ 番地に転送し、 $A4$ は $\$00001002$ になる。

1.5.4 プリデクリメント付きアドレス・レジスタ間接

これも §1.5.2 と同じような動作をするが、最初に N だけ An を減らし、その上で「レジスタ間接」を行なう。すなわち指定されたアドレス・レジスタ An の内容を「データの大きさ」だけ減らし ($An \leftarrow An - N$)、その上でデータ操作を行なう (プリ **pre** は“～の前に”という意味の接頭語)。命令形式は次の通りで、その長さは 1~3 ワードである。

命 令	1 0 0	n
{目的オペランド (長さ 0, 1, 2)}		

【例 1】 **MOVE -(A3), \$4000** まず $A3$ の内容を 2 だけ減らし、新しい $A3$ の内容を番地とみなしてその番地の内容を $\$4000$ 番地に転送する命令である。たとえば、 $A3$ の内容が $\$00000100$ なら新しい $A3$ は $\$000000FE$ になり、 $\$FE$ 番地の内容が $\$4000$ 番地に転送される。

1.5.5 ディスプレースメント付きアドレス・レジスタ間接

命令形式は次の通りで、長さは 2~4 ワードである。

命 令	1 0 1	n
ディスプレースメント d16		
{目的オペランド (長さ 0, 1, 2)}		

d16 は符号付き整数とみなされ、ディスプレースメントを示す。2 の補数と

解釈するので $-32768 \leq d < 32768$. A_n の内容を番地とみなし、それに $d16$ を加えたもの、すなわち $(A_n) + d16$ を実効アドレスとする命令である.

【例1】 `MOVE $100 (A1), $3000` アドレス・レジスタ $A1$ の内容(たとえば $\$00001000$)に $d16 = \$0100$ を加える. すなわち

$$(A1) + d16 = \$00001100$$

したがって $\$1100$ 番地の内容を $\$3000$ 番地に転送する命令である.

1.5.6 インデックス付きアドレス・レジスタ間接

任意の汎用レジスタ R_i をインデックス・レジスタに用いたアドレス・レジスタ間接である. 命令形式は次の通りで長さは 2~4 ワードである.

命 令				1 1 0	n
D/A	i	W/L	0 0 0	ディスプレイメント d8	
{目的オペランド (長さ 0, 1, 2)}					

W:ワード (0)
L:ロングワード (1)

第2ワードの先頭ビットが 0 なら $R_i = D_i$, 1 なら $R_i = A_i$ である. W/L はインデックス・レジスタの長さを示すもので, 0 のとき 16 ビット, 1 のとき 32 ビットと約束する. ディスプレースメント d8 は, 1.5.5 の $d16$ と同じく符号付きの整数である. 結局

$$(A_n) + (R_i) + d8$$

によりオペランドが決まる.

【例1】 `MOVE $04 (A0, D0) $1000` 機械語で $\$31F000041000$ となる命令で, インデックス・レジスタは $D0$ である. これを 16 ビットと見てオペランドを定める (もし `MOVE $04 (A0, D0.L) $1000` なら $D0$ は 32 ビットのインデックス・レジスタになる).

ここで $A0$ に $\$2000$, $D0$ に $\$2BDC$ が入っていれば

$$\$2000 + \$2BDC + \$0004 = \$4BE0$$

となるので, $\$4BE0$ 番地から $\$1000$ 番地へ転送が行なわれる.

1.5.7 アブソリュート・ショート・アドレス

命令の長さは 2~4 ワードで次の形式をとる. 次の §1.5.8 とともに最もわかりやすい形式であろう.

命 令	1 1 1 0 0 0
実効 アドレス	
{目的オペランド (長さ 0, 1, 2)}	

アブソリュート・ショー
トは111000という6ビット
の2進数で示される

これはいわゆる2-アドレッシング・モードそのものである。

【例1】 MOVE \$1000, \$2000 \$1000 番地の内容を \$2000 番地に転送する命令である。

1.5.8 アブソリュート・ロング・アドレス

命令の長さは3〜5ワードで次のような形式をとる。

命 令	1 1 1 0 0 1
実効アドレス (2ワード)	
{目的オペランド (長さ 0, 1, 2)}	

アブソリュート・ロング
は111001という2進数で
示される

【例1】 NEG \$014000 これは \$14000 番地にある数の補数をそこに
おく命令である。もし \$14000 番地の内容が \$0001 なら \$FFFF になる。こ
の場合、目的オペランドはいらない。

【例2】 MOVE \$100000, \$200000 これは \$100000 番地の内容を
\$200000 番地に転送する命令である。

1.5.9 イミディエート

操作の対象となるデータは命令部に続いており、長さは1〜3ワードである。
定数のデータを指定しているのであって、レジスタや、メモリ・アドレスを指
定しているわけではない。

命 令 部	1 1 1 1 0 0
{データ (長さ 1, 2)}	

もしデータがバイトなら、このデータは下位8ビットに入り、上位8ビット
は0になる。

【例1】 MOVE # \$1000, A0 #はイミディエートを示し、データは
\$1000 なので1ワードをとる。これは2ワード命令で、A0 が \$00001000 にな
る。この場合 A0 の符号は#で示される数の符号である。アドレス・レジスタ
に対しては、符号拡張が行なわれ、データ・レジスタに対しては符号拡張が行

なわれない。

1.5.10 クイック・イミディエート

加減および転送だけに使われる。定数のデータが8ビットしかない小さいときのみ有効な命令で、この場合のデータはロングワードとして符号拡張される。

転送の場合は

		8	7	0
0 1 1 1	レジスタ	0	データ	

という形で与えられ、データ・レジスタ Dn へデータが転送される。この場合、データはロングワードとみなされて符号拡張されることに注意してほしい。

加減の場合は

15	12	11	9	8	7	6	5	0
0 1 0 1	データ	A/S	サイズ	モード	レジスタ			
{目的オペランド (長さ 0, 1, 2)}								

モードは 000 から 111 と 7 種類
ある

という形で与えられ、汎用レジスタまたは、メモリ・アドレスを利用できる。ただしサイズがバイトのときは、アドレス・レジスタ直接は利用できない。目的オペランドがレジスタのときは、1ワード命令になる。サイズは目的オペランドの長さを指定し、バイトとワードとロング・ワードに分かれている。

第1ワードの第8ビットは加算のとき0、減算のとき1である。加減されるデータは1から8までである(0が8を表わす)。

【例1】 ADDQ .L#1, A0 ロングワードと見てアドレス・レジスタ A0 に1を加算する命令である。

【例2】 MOVEQ #\$56, D3 データ・レジスタ D3 に \$00000056 を転送する命令である。したがって実行後 D3 の内容は \$00000056 になる。

1.5.11 相対アドレス

命令のある場所からの距離を与える方法によって実効アドレスを決めようという考えで、この距離はディスプレイメント d のある番地を中心として -32768 から 32767 に及ぶ。命令の形式は次の通りで、長さは2~4ワードである。


命 令	1 1 1 0 1 0
ディस्पレースメント d16	
{目的オペランド (長さ 0, 1, 2)}	

目的オペランドが汎用レジスタなら、この情報は命令部にのり、命令全体の長さは2ワードになる。プログラム・カウンタ(PC)の内容は、この命令の第1ワードを読み取った時点では†、第2ワードを指している。そこで(PC)+d16という演算を行なって実効アドレスが決まる。

【例1】 MOVE .W<LA>, D0 このLAはラベルで、もし実効アドレスが\$9002番地を指していれば、ディस्पレースメントは

$$\$9002 - \$8002 = \$1000 (=4096)$$

となる。すなわち\$9002番地の内容がデータ・レジスタD0に転送される命令である。



1.5.12 インデックス付き相対アドレス


ここでは、ディस्पレースメントdは8ビットの符号付き整数で、§1.5.11の方法にさらにインデックス・レジスタRiの内容を加えようというものである。したがって命令形式は次の通りで、長さは2～4ワードである。

命 令				1 1 1 0 1 1
D/A	i	W/L	0 0 0	ディस्पレースメント d8
{目的オペランド (長さ 0, 1, 2)}				

† 実は命令に対してプリフェッチ(あらかじめ次の命令全体を読み出して速く動作する)を行なっているので、正確にはこうなっていない。しかしここではこう理解したほうがわかりやすい。

第2ワードの先頭ビットでデータ・レジスタ(0)かアドレス・レジスタ(1)かを定め、次にレジスタ番号を入れる。また、次のW/Lで、インデックス・レジスタ R_i が16ビット(ワードW, 0)か32ビット(ロングワードL, 1)かを定める。ディスプレイメント $d8$ は符号付き整数と見て32ビットに拡張され、 $(PC) + (R_i) + d8$ を実効アドレスとする($-128 \leq d8 < 128$)。

【例1】 MOVE <LA> (A0), D0 この命令が \$8000 番地にあると



すれば、命令を読み終わった時点で $(PC) = \$8002$ となっている。もし LA が \$8012 番地を指していれば

$$d8 = \$8012 - \$8002 = \$10 (=16)$$

このとき $(A0) = \$1010$ とすれば実効アドレスは

$$\$8002 + \$1010 + \$0010 = \$9022$$

番地になる。すなわち \$9022 番地の内容が \$3456 なら、D0 にこの \$3456 が転送される。ここではインデックス・レジスタは A0 である。

1.5.13 インプライド

ステータス・レジスタやプログラム・カウンタなどを指定対象とする命令をインプリシット命令といい、そのアドレス方法をインプライド・アドレッシングという。対象としてはステータス・レジスタ(SR)、条件レジスタ(CCR)、プログラム・カウンタ(PC)、システム・スタック・ポインタ(SP)、ユーザ・スタック・ポインタ(USP)、スーパーバイザ・スタック・ポインタ(SSP)がある。

プログラム・カウンタが含まれているので、各種テストやブランチはインプリシット命令に含まれている。命令形式は次の通りで、長さは1~3ワードになる。

命 令	モ ー ド
目的オペランド (長さ 0, 1, 2)	

このモードや目的オペランドは単純でない。

【例1】 BNE NEXT ステータス・レジスタのZフラッグの内容が0ならNEXTというラベルの付いたアドレスに分岐せよという命令で、これは

66	d8
----	----

という形をとり、d8は8ビットのディスプレースメントである。もしロング・ジャンプしたければ、次の形を用いばよい。

6 6 0 0
d 1 6

以上で命令のアドレス・モードについて概説がすんだ。これとアセンブラ命令をうまく使えば面白いプログラムが作れる。多くの命令は、今まで見てきたように2オペランド方式を用いており、68000の柔軟性および能力が大幅に高められている。

入出力はメモリ・マップ方式によっている。すなわち周辺機器に対し(複数の)メモリ・アドレスが与えられ、このアドレスを指定することが入出力につながる。したがって入出力関係の特殊命令はもっていない。

参考として表1.8に68000の命令コードをあげる。

表 1.8 68000 の命令コード

ビット 15-12	命 令	ビット 15-12	命 令
0 0 0 0	ビット処理, MOVEP, イミディエート	1 0 0 1	減算, 拡張付き減算
0 0 0 1	バイト転送	1 0 1 0	使用していない(例外付き割込み, 1010 エミュレータ(株日立製作所))
0 0 1 0	ロング・ワード転送	1 0 1 1	比較, 排他的論理和
0 0 1 1	ワード転送	1 1 0 0	論理積, 乗算, 拡張付き 10 進加算, 交換
0 1 0 0	いろいろな命令, その他	1 1 0 1	加算, 拡張付き加算
0 1 0 1	クイック加減, 条件テスト関係	1 1 1 0	シフト, ローテイト
0 1 1 0	ジャンプ	1 1 1 1	使用していない(例外付き割込み, 1111 エミュレータ(株日立製作所))
0 1 1 1	クイック転送		
1 0 0 0	論理和, 除算, 拡張 10 進減算		

1010, 1111 は Motorola 社では使っていない

1.6 ソフトウェアの展望

68000 ファミリの日本におけるセカンド・ソースは(株)日立製作所で、その周辺 LSI を含めて日立武蔵工場から出荷されている。後続の 68008, 68010, 68020 やその周辺 LSI も当然それに続くことになろう。

すでに同社では 68000 ファミリのいろいろなソフトウェアを開発しており、これは後章で詳しく説明される。ここでは Motorola 社と(株)日立製作所のソフトウェアを中心として展望しよう。

1.6.1 Motorola 社の基本ソフトウェア

Motorola 社で作られた基本的なオペレーティング・システムは VDOS とそれを含んだ VERSA dos である。これはマルチ・ユーザ/マルチタスク・システムで、リアルタイム/オンラインに使え、制御その他には大変有効である。すでに開発支援装置 EXOR macs その他で用いられ、構造的プログラミングにむいたマイクロ・アセンブラや Pascal コンパイラを使うことができる。コ




図 1.20 RMS 68 K の展望

ンパイラとしてはこのほかに FORTRAN, BASIC-M, COBOL, Ada, APL, FORTH, MPL (PL/I 類似のもの) などがある。もちろんこれらによって作られたプログラムのリンクやデバッグが可能である。

VDOS は VERSA dos とほぼ同様な製品で、入出力の管理その他を行ない、その中に RMS68K (real-time multitasking software) を含んでいる。これはプロセッサ、メモリ、タスクの管理などを行なう部分である。

RMS68K は六つのレベルに分かれる(図 1.20)。

レベル 0 : プロセッサを管理する

レベル 1 : 物理的メモリを管理する

レベル 2 : ユーティリティ機能に関する部分

レベル 3 : タスクのアドレス空間とメモリ・セグメントを管理する

レベル 4 : タスクの生成実行をつかさどる

レベル 5 : チャンネル用入出力機構を管理する(オプション)

レベル 0 ~ 4 はプログラム格納のための 12K バイト、レベル 5 は 4.5K バイトのメモリを要するが、これは最大必要量であって用途に応じて小さくできる。今日では RAM や ROM が低価格で入手できるから、この領域は決して大きいものではない。

このほか、言語 C と UNIX を搭載する計画が進行している。C は PDP-11/70 上の UNIX オペレーティング・システムのためのプログラム言語として開発されたもので、PDP/11 とよく似たアーキテクチャをもつ 68000 には容易に搭載できる。

なお、Ada を 68020 によるシステムの中心言語とするようである。

1.6.2 基本ソフトウェア

(株)日立製作所では RMS (real time monitor system) を上記のものとは別個に開発しており、タスクの管理などは容易に行なえる。これは Motorola 社の RMS68K とは異なるが機能はよく似ている。すなわち多重処理を行ない、タスクの変更や連絡(メッセージの送受信)などを行なう。メモリは Motorola 社よりも小さい。これについては第 3 章を見られたい(表 1.9)。

同社は Digital Research 社の CP/M-68K 開発に協力しており、CP/M-86 や CP/M-80 で作られた応用ソフトウェアをそのまま、または多少修正して 68000 システムで使うことができる。このため少なくとも 128K バイトのメモ

りと（フロッピーまたはハード）ディスクおよびコンソールが必要である。もちろんプリンタ、カセット、紙テープやカードなどの機器を含む周辺装置を容易に接続することができる。

ソフトウェアはBIOS (basic I/O system), BDOS (basic disk operating

表 1.9 RMSの機能一覧表 HD68000用RMSの機能は、S680RMS3Rの仕様に基づいている

品 種		HD68000用 RMS	HD68009用 RMS	HD68000用 RMS
提供媒体および容量		マスクROM, 4 K バイト	マスクROM, 8 K バイト	EPROM, 40 K バイト
タ ス ク 管 理	最大タスク数	32	256	255
	タスク制御	<ul style="list-style-type: none"> ・起動・停止 ・POST/WAIT 	<ul style="list-style-type: none"> ・起動・停止 ・POST/WAIT ・ENQ/DEQ ・禁止・解除 	<ul style="list-style-type: none"> ・起動・停止 ・POST/WAIT ・ENQ/DEQ ・禁止・解除 ・中断・解除 ・メッセージ交換 ほか
	排他制御資源数	—	255	255
	タイマ	タイマ数	255	255
		最小単位	10 ms	1 ms
入 出 力 管 理	入出力装置数	64	255	255
	標準入出力装置	<ul style="list-style-type: none"> ・コンソール (RS232C レベル TTL レベル) ・電子式卓上計算機 タイプコンソール 	<ul style="list-style-type: none"> ・コンソール (RS232C レベル TTL レベル) ・電子式卓上計算機 タイプコンソール 	<ul style="list-style-type: none"> ・コンソール (RS232C レベル TTL レベル) ・プリンタ (セントロ インタフェース) ・フロッピーディスク
デ バ グ 機 能	コマンド数	9	19	23
	デバッグ機能	<ul style="list-style-type: none"> ・タスク制御 ・タスク状態表示 ・メモリダンプ ・メモリ変更 ほか	<ul style="list-style-type: none"> ・タスク制御 ・タスク状態表示 ・メモリダンプ ・メモリ変更 ・ブレイクポイント ・事象トレース ほか	<ul style="list-style-type: none"> ・タスク制御 ・タスク状態表示 ・メモリダンプ ・メモリ変更 ・ブレイクポイント ・事象トレース ・プログラムロード ・メモリ転送 ほか
ファイル管理機能		オプション	計 画 中	標 準

((株)日立製作所の提供)

system), CCP (console command processor) および TPA (transient program area) で構成されており, 図 1.21 のように関連している.




図 1.21 CP/M の構成

BIOS はディスクやコンソールその他の周辺装置との基本的なソフトウェア・インタフェースに相当する部分で, ハードウェアを変更するときはこの部分の修正が必要である(現在の大きさは 2K バイト).

BDOS はディスクを管理する部分で, ファイルに関係し, 現在の大きさは 3.5K バイトである.

CCP はコンソールからのコマンドを解読し, そのための処理を行なう場所で, 主メモリに常駐し約 2K バイトを要する.

TPA は, CCP によってディスクからロードされたプログラムを格納するエリアで, ユーザ・プログラムはここにロードされて実行される.

コマンドなどは従来の CP/M の拡張になっているので大変使いやすい. 開発はネットワークを最終目標として concurrent CP/M-68K, MP/M-68K, MP/NET-68K の順序で行なわれる.

CP/M-68K はシングル・ユーザ/シングル・タスク方式の簡易版 CP/M で CP/M2.2 に相当している. concurrent CP/M-68K はシングル・ユーザ/マルチ・タスク方式で標準の CP/M といえる. MP/M-68K はマルチ・ユーザ/マルチ・タスク方式を, MP/NET-68K はネットワーク方式を目標としている.

これによって8ビット・マイコンむけに作られた流通ソフトが68000でも使えるようになる。

このほか、(株)日立製作所でもフロッピー・ディスク、ハード・ディスクをもったシステム開発装置SD300を発売しており、FDOSを搭載している。こういうオペレーティング・システムの下にFORTRAN, Pascal, S-PL/H (PL/I相当)[†]などが使えるようになっており、応用プログラムの開発・作成は大変やさしくなっている。こういったコンパイラについてもMotorola社と(株)日立製作所は協力している。

1.6.3 BASICについて

BASICについてはMotorola社のBASIC-M、安立電気(株)のBASIC、横河・ヒューレット・パッカード社のBASIC、Tandy Radio Shack社のモデル16のBASICなどがある。安立電気(株)ではこのほかUCSDのPascalも使え、これを利用してFORTRANも使える。このUCSDのPascal, FORTRAN 77はApollo社のDOMAINでも使える。これはその名の通りネットワークによって多数のDOMAINワークステーションをつなぐことができるシステムである。

1.6.4 Pascal, S-PL/H, FORTRANについて

いくつかのコンパイラについてまとめておこう。

Pascalは、チューリッヒ大学のN. Wirth教授により設計された言語から始まり、UCSD仕様の標準Pascalにいろいろな仕様を加え、大変強力になっている。マイクロコンピュータ用のtiny Pascalも開発されたが最近はまだ使われていない。

Motorola社では68000用のPascalを開発し、安立電気(株)ではUCSDのPascalを使用している。どちらも機能としてはよく似ており、プログラムの系統的設計およびアルゴリズムの記述には大変便利である。ALGOLの進化したものと考えてもよく、プログラムはbeginとendで囲まれたブロック構造を主体としている。ファイルの編成や入出力などについてはALGOLよりも使いやすいかも知れない。UCSD p-systemとして、Pascal (version 4.1), FORTRAN, などが使えるほか、ネイティブ・コード・ジェネレータもあり、実行速度を上げることもできる。また、原始プログラムを変換する処理系が

[†] スーパ・ビーエルエイチと読む。super-PL/Hの略。

COBOL, FORTRAN などのコンパイラに比べて小さく、移植性が高いことも大きな特徴の一つである。

(株)日立製作所の S-PL/H と FORTRAN についてまとめておこう。


現在のところ、いろいろなプログラム言語が使われているが、その基準としては

- (1) 標準的言語で誰にでも理解できること
- (2) 一貫したソフトウェア体系を作っていること

が重要である。JIS 規格や ISO 規格がある場合は、それを含み、上記の 2 点を中心としてその仕様を決定する必要がある。

PL/I に相当する S-PL/H は、(株)日立製作所で開発された 6800 用の PL/H および Intel 社の PL/M-86 を含み、リロケートブル・オブジェクト・プログラムを直接生成するレジデント・コンパイラ方式と、大型計算機などを用いてオブジェクト・プログラムを生成するクロス・コンパイラ方式がある(図 1.22)。最適化を行なっているので大変能率のよいオブジェクト・プログラムを作成することができる。この最適化により、アセンブラによるものと比べて、150% 程度の大きさになるといわれている。主な特徴は次の通りである。

- (1) ビット形データを扱うことができる
- (2) 並列制御用の TEST AND SET 文が追加された
- (3) データの個々の値に対応する場合分け処理が単純に書ける選択肢付き



(株)日立製作所の提供)

図 1.22 S-PL/H 言語の位置付け

CASE 文がある

(4) 繰り返し処理を途中で打ち切る EXIT がある

表 1.10 にその仕様を示す。

表 1.10 S-PL/H 言語機能 S-PL/H は数値や文字ばかりでなく、ビットデータや割込みに対する処理機能も備えた、構造化プログラミングに適するシステムプログラムむき言語である。

項 目		仕 様
データ要素の型		INTEGER, LONG INTEGER, BYTE, WORD, REAL, BIT, POINTER
変 数 属 性		3 次元配列, STRUCTURE, BASED, INITIAL, DATA, AT, PUBLIC, EXTERNAL
演 算 子		+, -, *, /, MOD, =, < >, <=, >=, >, OR, AND, XOR, NOT, PLUS, MINUS, @
基 本 文	代入文	単純, 多重, 埋込み
	制御文	CALL, RETURN, GO TO, EXIT, 空文
	機 種 依存文	ENABLE, DISABLE, HALT, TEST AND SET
条 件 文		IF THEN ELSE
DO ブロック		DO WHILE, 反復 DO, DO CASE, 単純 DO
手 続 き 属 性		内部, PUBLIC, EXTERNAL, REENTRANT, INTERRUPT
入 出 力		INPUT, OUTPUT, INWORD, OUTWORD
スタック制御		STACKPTR, USTACKPTR
マクロ機能		LITERALLY
組 込 み 関 数		43 種
ハードウェア フ ラ グ		CARRY, EXTENDED, ZERO, SIGN, OVERFLOW
PL/H 上 位 互 換 用 機 能		ADDRESS, ->
省略形予約語		ADDR, DCL, EXT, INIT, LIT, PROC, STRCT

((株)日立製作所の提供)

FORTRAN は ANSI FORTRAN 77[†] の標準サブセットを含み、ビット処理機能^{††}を追加したもので、レジデントとして使うことができる(図 1.23)。




図 1.23 HD68000 用 FORTRAN の位置付け

実数の規格としては 32 ビットの単精度および 64 ビットの倍精度があり、IEEE 規格に従っている(図 1.24)。




図 1.24

この FORTRAN は次の特徴をもっている。

- (1) ブロック IF 文があり、構造化プログラミングが容易である (IF~THEN~ELSE および ENDIF)
- (2) 文字型変数および配列が使える
- (3) メモリ内のデータをファイルとして取り扱うことができる
- (4) 副プログラムの変数および共通ブロックの内容が RETURN または END の実行後も保持できる (SAVE 文)

整数としては 16 ビットの短整数および 32 ビットの標準がある。もちろん混

[†] 厳密には ANSI X3.9-1978 FORTRAN 77 という。

^{††} bit manipulation, ISA-S61.1.

合演算が可能なので、変数の型を意識しないでプログラムを作ることができる。

ビット処理機能としては

IOR (論理和), IAND (論理積), NOT (論理否定), IEXOR (排他的論理和), ISHFT (桁移動), IBSET (ビット・セット), IBCLR (ビット・クリア), BTEST (ビット・テスト), INPUT (絶対番地入力), OUTPUT (絶対番地出力) など

がある。これをうまく使えば、制御システムの開発その他には大変有効であろう。

診断メッセージはコンパイル時300種、実行時28種あり、誤りの発見その他にはかなりの注意が払われている。

1.7 周边 LSI

現在 68000 には 12.5 MHz を基本周波数とする L12 を頂点として、L10, L8, L6, L4 があり、その基本周波数はそれぞれ 10MHz, 8MHz, 6MHz, 4Mz である。そのクロックはそれぞれ 80 ナノ秒, 100 秒, 125 ナノ秒, 167 ナノ秒,




図 1.25 68000 と周辺 LSI 相関図

表 1.11 68000 の周辺 LSI

LSI 番号	略 称	主 たる 用 途 そ の 他
68120	IPC	intelligent peripheral controller. 68000 のような 8 ビット CPU と 68000 を結ぶ 48 ピンの入出力コントローラ
68230	PI/T	parallel interface/timer. 単方向または双方向で用いるパラレル I/O 用のインタフェース. 8 ビットまたは 16 ビットの bit I/O ができる. 24 ビット・プログラマブル・タイマを含み, タイマによる割込みも可能である
68440	DDMA	dual direct memory access controller. DMAC をデュアルにしたもの
68450	DMAC	direct memory access controller. 周辺機器と主メモリの間のデータ転送を 4 M バイト/秒で行なう能力をもつ. 4 チャンネル処理ができる
68451	MMU	memory management unit. 主メモリのアドレス変換とメモリ保護を行なう 64 ピンのユニット. ページングとセグメント処理をサポートする. オペレーティング・システムのオーバヘッドを減少させる効果がある
68452	BAM	bus arbitration module. 多数の CPU を使うシステムで, どのバス・マスタがバスを使ってよいかを定めるアービトラータ
68540	EDCC	error detection and correction circuit. データのチェックと訂正を行なう 48 ピンの LSI. バイトでもワードでもよい. 誤りがあるとエラー・フラッグを立てる
68561	MPCC-II	multi-protocole communication controller. シリアル・データ通信用インタフェースで, 転送は同期でも非同期でもよい. 全二重または半二重で使う. 水晶発振器とボーレート生成器を内蔵する
68652	MPCC	multi-protocole-communication-controller. 同期型シリアル・データ通信用インタフェース. BOP, BCP (bit-oriented protocole, byte-controlle-protocole) の双方に使える
68653	PGC	polynomial generator and checker. データ送受信で双方のキャラクタの一致を確めるための 16 ピンの LSI. 6, 7, 8 ビットのキャラクタをチェックする
68661	EPCI	enhanced programmable communication interface. データ通信用 LSI で 16 種類のボーレートを設定できる. マイクロプロセッサからデータを受け取り, パラレルに変換して送り出す. 受取りも同様
68881	FPCP	floating-point coprocessor. 浮動小数演算を行なう LSI で, 68020 のときはコプロセッサとなる. 四則演算, 平方根などの計算を行なう. 46, 47 ページ参照

250 ナノ秒である。

たとえば、最も速い転送命令は4クロック・サイクルで実行されるので、L8なら500ナノ秒、L12なら320ナノ秒で完了する。しかし、この68000といえども、これだけでは何もできない。周辺機器と68000を結び付ける周辺LSIが必要である。図1.25に68000(マイクロプロセッサ)と主な周辺LSI(バスマスタ・コントローラなど)との相関図を示す。この周辺LSIは次々と開発または改良されつつあるが、知り得た範囲でそれを表1.11に示した。

たとえば、68450はDMA制御用LSIすなわち「レジスタを経由しないでデータを直接アクセスするためのLSI」である。これによりディスクと主メモリとの間で直接にデータをやり取りできる。なお、これらのLSIはMotorola社、Mostek社、Signetics社、Rockwell社、(株)日立製作所などが分担して開発し、複数メーカーが生産している。

表1.10の内容の一部はMotorola社のAdvance InformationやProduct Previewによった。その意味で今後多少変更があるかもしれない。

68881は浮動小数用の80ビット・レジスタを8個有し、IEEEの標準に従って演算を行なう。そのデータの形式は

s	e	m
---	---	---

となっており、sは符号ビット、eは指数部、mは仮数部を示す。そのビット数は表1.12の通りである。

表 1.12

	単精度	倍精度	高精度
符 号 部 s	1	1	1
指 数 部 e	8	11	15
仮 数 部 m	23	52	64
合 計	32	64	80

整数やBCDは自動的に80ビットの数としてレジスタに入ってしまうので、混合モードで演算ができる。機能は次に見るように実に豊富である。

- (1) 加減乗除
- (2) 剰余

- (3) 比較
- (4) 平方根
- (5) 整数化
- (6) 丸め (四通りの丸めが可能である: 最も近い整数への丸め, 大きい (小さい) 方への丸め, 絶対値で 0 に近い方への丸め)
- (7) 実数化 (単精度, 倍精度, 高精度)
- (8) 正または負の無限大, 符号なしの無限大
- (9) 絶対値
- (10) 誤りの検出
- (11) 正弦, 余弦
- (12) 逆正接
- (13) 2 または e を底とする対数
- (14) e の累乗

このほか, 正接, 双曲線関数, 常用対数, 10 の累乗, 一般の累乗 y^x も予定されており, これらはいずれも高精度で計算される. はっきりしたことはでき上がってからののお楽しみで, 確定していない部分もある.

この 68881 を 68020 に接続する場合は, 68000 で使われなかった命令を用いて使うようになっている. この意味でコプロセッサと呼ぶ. この 68881 により, コンパイラの作成などは大変楽になろう.

1.8 68000 に続くプロセッサ

Motorola 社は 68000 に続いて 68008, 68010, 68020 を発表した. その概要を紹介する.

1.8.1 68008

これは 8 ビット・データバスを備えた 68000 といえるもので, レジスタについては 68000 と同じである. ただしプログラム・カウンタは 20 ビットなので, 主メモリは 1M バイトとなっている. 外部に出ているアドレス線は 20 本で, 全体が 48 ピン・パッケージに納められ, 68000 よりコンパクトである (図 1.26).

ステータス・レジスタは 68000 と同じで, アドレス方式も 14 種あり, 命令は全く同じである. データ・バスの幅が 68000 の半分なので, 68000 と比べる

と(同一クロック周波数で)60%の能力をもつといわれている。しかし16/32ビット・マイクロプロセッサの縮小版なので、いわゆる8ビット・マイクロプロセッサより優れていよう。周辺LSIは6800用のものと互換性をもっており、6800や6809よりも使いやすい。




図 1.26 68008 のシグナル・ダイヤグラム

主として8ビット・データを使う分野にむいている。したがって8ビット・マシンの分野で高速処理を要する場合には特に有効である。

6800 周辺コントロールは同期用インタフェースで、6800 の周辺 LSI を接続するのに使われる。このほかに非同期バス・コントロールがあり、周辺機器の制御に関しては柔軟な対応が可能である。

これらの点を総合すると、68008 は 68000 とは異なる分野、たとえば文字データの高速処理が必要なシステムや従来の8ビット・マイクロプロセッサではあきたらない場合などで、今後の成長が期待できるマイクロプロセッサである†。

1.8.2 68010

これは 68000 を仮想システム用にしたマイクロプロセッサである。68000 では仮想記憶システムを実現する際、多少問題であった。

仮想記憶システムでは、命令の対象となる情報が主記憶にない場合、ただちにその実行を中断し、ディスクなどから必要な情報を得て処理を再開する。こ

† たとえば入試のコンピュータ処理やワード・プロセッサなどにはむいていると思う。

のためにはプロセッサの内部状態を（再開されるまで）どこかに保存しておかねばならない。こういう機能は 68000 にはなかった。このため Apollo 社の DOMAIN のように二つの 68000 を用いて仮想記憶システムを実現した例がある（必要な場合には一方で情報を確保する）。

このため、68010 ではスタックに内部状態を積み、最後に RTE 命令[†]を実行して内部状態を再現できるようにした。

68010 では 1024 バイトの割込みベクタ・テーブルが再配置可能なので、特に 0 番地からと限定する必要がなく、複数のオペレーティング・システムを走らせることができる。このため 32 ビットのベクタ・ベース・レジスタ VBR が新設された。

このほか、MOVES (move to alternate address space) と MOVEC (move controle register) という命令が新設されている。これはオペレーティング・システムの下に動作しているときだけ実行できる命令で、ファンクション・コード変更用レジスタ (alternate function code register) に関係がある。このレジスタはソース s とディスティネーション d とから成り、4 ビット×2 で構成されている。これに MOVEC 命令で変更すべきファンクション・コードを書き込んでおき、MOVES で出力する。これによってオペレーティング・システムとユーザの間、またはユーザ同士の間でのデータの受渡しができるようになった。

算術演算や論理演算などの命令のクロック・サイクルが 2 サイクル短くなり、性能が 68000 よりも 25% 程度向上している。また、クリア CLR など速く実行できるようになった。

誤り検出回路の設計が以前より容易となっているが、その詳細は省略する。

1.8.3 68020

実際には、この 68020 を基本として 68000 が実現されたといわれている。68020 のプログラム・カウンタは 32 ビットで、それを完全に利用できるので 4 G バイトのアドレス空間を設定することが可能である。

アドレス方式が 40 種以上にふえ、命令体系も拡張され、キャッシュ・メモリで命令を実行するようにしてある。したがって、キャッシュ・メモリ内での

[†] return from exception 例外からの復帰命令。ステータス・レジスタとプログラム・カウンタが復帰する。

小さなループは、そのまま回るので、実行速度は向上し、これに接続したプロセッサやDMAコントローラなどが働きやすくなっている。しかも浮動小数用コプロセッサ68881を接続でき、関数計算もやれるので、コンパイラ設計も容易である(68881は68000の場合には周辺チップとして接続される)。これについてはもっと詳しいレポートが出るまで解説を控える。

なお、図1.25に16/32ビット・マイクロプロセッサと主な周辺LSIとの相関を示してあるので、参照してほしい。

1.9 VERSA module その他

1.9.1 VERSA module と VME module

68000のバスに関する命令は次のように分類される。

- (1) データ転送に関するもの：アドレス・バス、データ・バス、制御信号が関係する
- (2) バス調停に関するもの：バスのマスタ・シップ要求、承認、確認が関係する
- (3) バス・エラーと停止に関するもの：外部デバイスとのハンドシェイキングに関するエラーと停止が関係する
- (4) リセットに関するもの：バス・エラーや再起動に関するバス・サイクルの制御が関係する

ここでは、これらをきちんと説明しようというのではない。こういういくつかの命令により、外部デバイスを制御しているということ、そのためには68000に周辺LSIを付け、周辺機器とのインタフェースを考えることなどが必要であることを知っておかねばならない。

このため、コンピュータ・システムを構成する場合、このバスに関する命令などがうまく伝わるようにモジュールをまとめなければならない。このモジュールとして以前はS-100が使われた(これはZ80その他の8ビット・マイクロプロセッサの標準規格である)。Motorola社ではVERSA moduleを作って利用者の要求にに応じている。これは235×368.3mmの大きさのもので、50ピンの入出力用端子を含む120ピンとデータ・バスを含む140ピンのVERSA busを1枚のボードにまとめたものである。図1.27に見るようになり大きい。





図 1.27 VERSA module

もちろん 68020 を意識して作られた 32 ビット・バス・システムである。これを用いた VMC 68/2 というコンピュータ・システムが最近発売された(序文参照)。

さらに最近 Mostek 社, Signetics 社と協力して Euro Card というモジュールが発表された。Motorola 社ではこれに VME module という名を付け、VME 110-1 などの形で出している。そのブロック・ダイアグラムを図 1.28 に示す。

これは 160×233.4 mm の大きさを持ち、VERSA module より小さい。もちろん 16 M バイトまでアドレスできるように、96 ピンの入出力端子とバス用の端子をもっている。たとえば VME110 はシリアル、パラレル両方の入出力が可能で、パラレルはセントロニクスでもよい。このほか GP-IB など可能である。

もちろん 68008, 68010, 68020 を使えるように考えられており、システムのグレード・アップも十分意識して設計されている。





図 1.28 ブロック・ダイアグラム VME110

1.9.2 そ の 他

68000 の新規採用数の状況を図 1.29 に示す。ここに示す通り、68000 はかなりよく使われるようになった。(1983年には68000を使ったシステムが非常に増えた。)

1979 年 7 月～80 年 6 月



1980 年 7 月～81 年 6 月




図 1.29 16 ビット・マイクロプロセッサ新規採用数比率 (Motorola 社の提供)

その資料によれば 16/32 ビット・マイクロプロセッサとその周辺 LSI の市場




図 1.30 市場予測と応用分野 (Motorola 社の提供)

は1987年には約15億ドル(約3500億円)に達し、年率でプロセッサが23%、周辺LSIで34%の成長が予想されている(図1.30)。

こういう意味で、マイクロプロセッサは深く広く使われるようになり、言語もアセンブラだけではなく、FORTRANやCOBOL、PL/Iなどの高級言語が使えるようになった。

いずれは32ビットのマイクロプロセッサの種類もふえるものと思われるが、それでも68000は十分意味のあるマイクロプロセッサである。この次のマイクロプロセッサはどんなアーキテクチャをもつであろうか。これは大変興味のある難しい問題である。筆者は二つの方向に分化するものと予想している。すなわち、一つは4ビット、8ビットに代表されるマイクロプロセッサであり、もう一つは32ビットに代表され、大型コンピュータを十分意識したシステムの中心プロセッサである。現在は32ビットがやっと注目されるようになったところであるが、高精度計算を十分意識した80ビットの時代が来るかもしれない。

2 章 68000 のハードウェア

68000 は、Digital Equipment Corporation (DEC) 社の有名な 16 ビット・ミニコンピュータ PDP-11 のアーキテクチャをベースに、最新の半導体技術、回路設計技術から生まれた本格的 16 ビット・マイクロプロセッサである。

68000 の内部アーキテクチャの特徴は、何とんでも 32 ビット長の各種レジスタにあり、将来の 32 ビット・マイクロプロセッサへの拡張を十分に考慮した、進歩したアーキテクチャをもつマイクロプロセッサといえることができる。

本章では、68000 のハードウェアを概説する。

2.1 68000 MPU の概要

68000 MPU (micro processing unit) は、64 ピン・デュアル・インライン・パッケージに収められており (図 2.1)、1983 年現在、日本では、(株) 日立製作所から 4 MHz (HD 68000-4)、6 MHz (HD 68000-6)、8 MHz (HD 68000-8)、12.5 MHz (HD 68000-12) の各バージョンが供給されている。

68000 の特徴としては、次のようなものがある。

(1) 豊富な 32 ビット汎用レジスタ

汎用レジスタ 17 個 (32 ビット長) : データ・レジスタ 8 個、アドレス・レジスタ 9 個 (うち 2 個はスタック・ポインタ)

プログラム・カウンタ 1 個 (32 ビット長)

ステータス・レジスタ 1 個 (16 ビット長)




図 2.1 68000 のピン配置

(2) 16 M バイトのアドレス空間

23 ビットのアドレス・バスによって、セグメントに分けることなく 16 M バイトのメモリ・アドレスをダイレクトに指定することができる。

(3) 強力な命令セット

56 種の基本命令がある。符号付きおよび符号なし乗除算命令や、オペレーティング・システム、高級言語、構造化プログラミングなどをサポートする命令もその中に含まれている。

(4) 5 種類のデータ・タイプ

ビット、BCD (binary coded decimal) データ (4 ビット)、バイト・データ (8 ビット)、ワード・データ (16 ビット)、ロング・ワード・データ (32 ビット) の五つのデータ・タイプをサポートする。

(5) 豊富なアドレッシング・モード

6形式14種類のアドレッシング・モードを備えており、柔軟なアドレス指定が可能である。

(6) 多様なエクセプション処理†

リセット、バス・エラー、アドレス・エラー、トレース、7レベルの割込み、不当命令、特権違反、ゼロによる割り算といった合計256個のエクセプション処理ベクタが準備されており、使いやすい信頼性の高いシステムを構成することができる。

2.2 レジスタの構成

図2.2に、68000のレジスタ構成を示す。図2.2に示すように、68000は




図 2.2 68000 のレジスタ構成

† 例外処理ともいう。

32 ビットの汎用レジスタを 17 個、32 ビットのプログラム・カウンタを 1 個、それに 16 ビットのステータス・レジスタを 1 個備えている。17 個の汎用レジスタはデータ・レジスタ 8 個、アドレス・レジスタ 7 個、スタック・ポインタ 2 個（うち 1 個がユーザ・プログラム用で別の 1 個はスーパーバイザ用）から構成されており、汎用レジスタ 17 個はすべてインデックス・レジスタとして使用することもできる。

2.2.1 データ・レジスタ (D0～D7)

データ・レジスタは、8 個すべてをバイト(下位 8 ビット)、ワード(下位 16 ビット)およびロング・ワード(32 ビット)のデータの演算用レジスタとして使用することができる。命令の処理の対象となるデータの行き先アドレスをデスティネーションというが、データ・レジスタをデスティネーション・オペランドとして使用した場合、演算の対象となる下位のバイトまたはワード部分のみが変化し、残りの上位部分は変化せずにそのまま保存される。

2.2.2 アドレス・レジスタ (A0～A6)

アドレス・レジスタは、主にデータやジャンプ先のアドレスを指定するベース・アドレス・レジスタとして使用される。また、ワードおよびロング・ワード(バイトを除く)のアドレス演算用のレジスタとしても使われる。アドレス・レジスタをデスティネーション・オペランドとして使用した場合、オペレーションのサイズ(ワード)とは無関係にアドレス・レジスタ全体が影響を受けるので注意が必要である。

2.2.3 スタック・ポインタ (SP)

32 ビット長のアドレス・レジスタ A7 がスタック・ポインタとして使われる。スタック・ポインタには、ユーザ・プログラムが実行される場合のユーザ・プログラム用と、スーパーバイザ・プログラムが実行される場合のスーパーバイザ用の 2 種類がある。68000 がユーザ・プログラムを実行中のときに A7 はユーザ・スタック・ポインタ (USP) となり、スーパーバイザ・プログラムを実行中のときに A7 はスーパーバイザ・スタック・ポインタ (SSP) となる。

スタック・ポインタ(アドレス・レジスタ A7)に対する操作は、他のアドレス・レジスタ A0～A6 に対する操作と同じで、スタック・ポインタをインデックス・レジスタとして使用することもできる。

2.2.4 プログラム・カウンタ (PC)

プログラム・カウンタは 32 ビット長で、そのうち 24 ビットがアドレスとして使われている。したがって、68000 で生成できるアドレスは \$000000 から \$FFFFFF (16,777,215) まです。直接 16 M バイトのメモリのアクセスが可能である。

2.2.5 ステータス・レジスタ (SR)

図 2.3 に、ステータス・レジスタの構成を示す。ステータス・レジスタは 16 ビット長で、システム・バイト (上位 8 ビット) とユーザ・バイト (下位 8 ビット) に分かれている。各ビットの意味は次の通りである。

- (1) ビット 0, キャリ (C) : 加算の結果オペランドの最上位ビットからキャリが生じた場合、および減算の結果ボローが生じた場合に “1” がセットされ、それ以外はクリアされる。
- (2) ビット 1, オーバフロー (V) : 算術演算の結果が 2 の補数で表現できる範囲をオーバーした場合に “1” がセットされる。
- (3) ビット 2, ゼロ (Z) : 結果がゼロになった場合に “1” がセットされ、それ以外はクリアされる。
- (4) ビット 3, ネガティブ (N) : 結果の最上位ビットが “1” の場合に “1” がセットされ、それ以外はクリアされる。
- (5) ビット 4, エクステンド (X) : 倍精度演算におけるキャリとして働く。セット条件は C ビットと同じである。




図 2.3 ステータス・レジスタの構成

(6) ビット 8～10, 割込みマスク (I0, I1, I2) : 割込み制御用のマスク・ビットで, この 3 ビットで示される優先レベルよりも低いレベルの割込み要求はマスクされる。

(7) ビット 13, スーパーバイザ状態 (S) : 68000 の処理状態がスーパーバイザ状態にある (S=1) のか, ユーザ状態にある (S=0) のかを示す。

(8) ビット 15, トレース・モード (T) : T ビットが “1” にセットされている場合, 命令を実行するたびにスーパーバイザ状態を示す S ビットが “1” になり, エクセプション・ベクタ[†]としてベクタ・テーブルに与えたアドレスをもっているユーザの作ったトレース・ルーチンへジャンプする。トレース・ルーチンにより, メモリの内容やレジスタの内容を表示させたり, ステータス・レジスタの内容を調べるなどの種々のデバッグ処理を行なうことができる。

ステータス・レジスタの未使用ビットはすべて “0” となっている。

2.3 命令およびデータの構成とアドレッシング

2.3.1 命令のフォーマット

図 2.4 に, 68000 の一般的な命令のフォーマットを示す。図に示すように, 命令にはすべてオペレーション・ワードがあり, この 1 ワードのオペレーシ




図 2.4 命令のフォーマット

ン・ワードで命令のタイプやアドレッシング・モードが決定される。命令の長さは 1～5 ワード (2～10 バイト) で, 主にソースおよびデスティネーション・オペランドのアドレッシング・モードの組合せで決まる。イミディエート・データ

[†] 例外ベクタと呼ぶ場合もある。ベクタ・テーブルについては表 2.17 を見よ。

やアブソリュート・アドレス,あるいはディスプレースメント付きのアドレッシング・モードの場合には,オペレーション・ワードの後にそれぞれ必要な長さ(1または2ワード)の“アドレス拡張部”が確保される。最長の5ワードの命令の場合,オペレーション・ワードが1ワード,ソース・オペランドのアドレス拡張部が2ワード,それにデスティネーション・オペランドのアドレス拡張部が2ワードで,合計5ワードの命令となる。

図 2.5 に,オペレーション・ワードの一般的なフォーマットを示す。オペレーション・ワードの下位6ビットの実効アドレス・フィールドにオペランドの




図 2.5 オペレーション・ワードのフォーマット

表 2.1 実効アドレス・フィールドのコード

アドレッシング・モード	モード	レジスタ	備 考
データ・レジスタ直接	000	レジスタ番号	レジスタ番号はデータ・レジスタの番号
アドレス・レジスタ直接	001	レジスタ番号	レジスタ番号はアドレス・レジスタの番号
アドレス・レジスタ間接	010	レジスタ番号	レジスタ番号はアドレス・レジスタの番号
ポストインクリメント・アドレス・レジスタ間接	011	レジスタ番号	レジスタ番号はアドレス・レジスタの番号
プリデクリメント・アドレス・レジスタ間接	100	レジスタ番号	レジスタ番号はアドレス・レジスタの番号
ディスプレースメント付きアドレス・レジスタ間接	101	レジスタ番号	レジスタ番号はアドレス・レジスタの番号
インデックス付きアドレス・レジスタ間接	110	レジスタ番号	レジスタ番号はアドレス・レジスタの番号
アブソリュート・ショート	111	000	
アブソリュート・ロング	111	001	
ディスプレースメント付きプログラム・カウンタ相対	111	010	
インデックス付きプログラム・カウンタ相対	111	011	
イミディエート(またはステータス・レジスタ)	111	100	

アドレッシング・モードがセットされる。6ビットの実効アドレス・フィールドは、モード・フィールド(3ビット)とレジスタ・フィールド(3ビット)の二つの領域に分かれており、各アドレッシング・モードに応じて表2.1に示すビット・パターンがセットされる。

2.3.2 オペランドのサイズ

オペランドのサイズには、バイト(8ビット)、ワード(16ビット)、ロング・ワード(32ビット)がある。命令によりオペランドのサイズが固定的に決まっている場合を除けば、オペランドのサイズは命令の中の該当するビットで明確に規定される。

2.3.3 メモリ内のデータ構成

68000のメモリ内のワード構成を図2.6に示す。メモリにあるワード(命令も含む)およびロング・ワードのデータは常に偶数アドレス——\$000000, \$000002, …… , \$FFFFFFE——でアクセスしなければならない。バイト・データの場合には、偶数、奇数いずれのアドレスでもバイト単位に個別にア




図 2.6 メモリ内のワード構成

クセスすることができる。ワード(命令も含む)およびロング・ワードのデータも奇数アドレスでアクセスした場合は、アドレス・エラーの割込みが発生する。

68000のサポートするデータは、ビット・データ、8・16・32ビットの整数データ、32ビットのアドレス・データおよびBCDデータである。これらのデータは、それぞれ図2.7に示すような形でメモリに格納される。

ビット・データ 1 バイト=8 ビット

7	6	5	4	3	2	1	0

整数データ

1 バイト=8 ビット

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
n	バイト 0								バイト 1								n+1
n+2	バイト 2								バイト 3								n+3

1 ワード=16 ビット

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
n	ワード 0																n+1
n+2	ワード 1																n+3
n+4	ワード 2																n+5

1 ロング・ワード=32 ビット

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
n	---ロング・ワード 0---																n+1
n+2																	n+3
n+4	---ロング・ワード 1---																n+5
n+6																	n+7
n+8	---ロング・ワード 2---																n+9
n+10																	n+11

アドレス・データ

1 アドレス=32 ビット

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
n	---アドレス 0---																n+1
n+2																	n+3
n+4	---アドレス 1---																n+5
n+6																	n+7
n+8	---アドレス 2---																n+9
n+10																	n+11

BCD データ

2 桁の BCD 数=1 バイト

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
n	BCD 0				BCD 1				BCD 2				BCD 3				n+1
n+2	BCD 4				BCD 5				BCD 6				BCD 7				n+3

図 2.7 メモリ内のデータ構成

2.3.4 アドレッシング・モード

68000 のアドレッシング・モードを表 2.2 に示す。表に示すように、68000 は 6 形式 14 種類のアドレッシング・モードを備えており、16 ビット・マイクロコンピュータの中でも最も柔軟なアドレッシング能力を備えているといえる。

(1) レジスタ直接アドレッシング (register direct addressing)

このアドレッシング・モードでは、16 個あるデータ・レジスタもしくはアドレス・レジスタのうちの一つがオペランドとして指定される。

表 2.2 アドレッシング・モード

アドレッシング・モード	実効アドレス
レジスタ直接アドレッシング	
データ・レジスタ直接	$EA = D_n$
アドレス・レジスタ直接	$EA = A_n$
アドレス・レジスタ間接アドレッシング	
アドレス・レジスタ間接	$EA = (A_n)$
ポストインクリメント・アドレス・レジスタ間接	$EA = (A_n), A_n \leftarrow A_n + N$
プリデクリメント・アドレス・レジスタ間接	$A_n \leftarrow A_n - N, EA = (A_n)$
ディスプレースメント付きアドレス・レジスタ間接	$EA = (A_n) + d_{16}$
インデックス付きアドレス・レジスタ間接	$EA = (A_n) + (X_n) + d_8$
アブソリュート・アドレッシング	
アブソリュート・ショート	$EA = (\text{次のワード})$
アブソリュート・ロング	$EA = (\text{次のロング・ワード})$
プログラム・カウンタ相対アドレッシング	
ディスプレースメント付きプログラム・カウンタ相対	$EA = (PC) + d_{16}$
インデックス付きプログラム・カウンタ相対	$EA = (PC) + (X_n) + d_8$
イミディエート・データ・アドレッシング	
イミディエート	データ：次のワードまたはロング・ワード
クイック・イミディエート	データ：命令の特定部分
インプライド・アドレッシング	
インプライド・レジスタ	$EA = SR, USP, SSP, PC$

EA：実効アドレス

D_n：データ・レジスタA_n：アドレス・レジスタ

X_n：インデックス・レジスタとして使用する
データ・レジスタまたはアドレス・レジスタ

PC：プログラム・カウンタ

SR：ステータス・レジスタ

USP：ユーザ・スタック・ポインタ

SSP：システム・スタック・ポインタ

d₈：8 ビット・ディスプレースメントd₁₆：16 ビット・ディスプレースメント

N：バイトの場合は 1，ワードの場合は 2，
ロング・ワードの場合は 4


()：内容を表わす

←：置換え

i) データ・レジスタ直接 (data register direct)

オペランドは指定されたデータ・レジスタ自身で、, 実行の対象となるデータはそのデータ・レジスタに格納されている。


【例 1】



ii) アドレス・レジスタ直接 (address register direct)

オペランドは指定されたアドレス・レジスタで、実行の対象となるデータはそのアドレス・レジスタに格納されている。

【例 2】



* アドレス・レジスタはロング・ワードとして 符号拡張される


(2) アドレス・レジスタ間接アドレッシング (address register indirect addressing)

指定されたアドレス・レジスタの内容がオペランドの実効アドレスを計算する場合のベース・アドレスとして使用される。アドレス・レジスタの内容と実効アドレスの関係は、アドレス・レジスタ間接アドレッシングに属する五つのモードのどれが使われるかによって決定される。

i) アドレス・レジスタ間接 (address register indirect)

オペランドのアドレスは指定されたアドレス・レジスタに格納されており、アドレス・レジスタが示しているメモリ上のデータが命令の実行の対象となる。


【例 3】



ii) ポストインクリメント・アドレス・レジスタ間接 (postincrement address register indirect)

オペランドのアドレスは指定されたアドレス・レジスタに格納されており、アドレス・レジスタが示すメモリ上のデータが命令実行の対象となる。命令実行後、バイトまたはワード、ロング・ワードのオペランドのサイズに応じて 1 または 2, 4 がインクリメントされる。ただし、アドレス・レジスタがスタック・ポインタでオペランドのサイズがバイトの場合には、ワード・バウンダリ (word boundary) を保持するために 1 ではなく 2 がインクリメントされる。


【例 4】



iii) プリデクリメント・アドレス・レジスタ間接 (predecrement address register indirect)

オペランドのアドレスは指定されたアドレス・レジスタに格納されており、

【例 5】




命令が実行される前に、バイト、ワード、またはロング・ワードのオペランドのサイズに応じて1または2、4がデクリメントされる。デクリメントされたアドレス・レジスタの内容が示すメモリのデータが命令実行の対象となる。ただし、アドレス・レジスタがスタック・ポインタでオペランドのサイズがバイトの場合には、スタック・ポインタのワード・バウンダリを保持するため1ではなく2がデクリメントされる。

iv) ディスプレースメント付きアドレス・レジスタ間接 (address register indirect with displacement)

オペランドのアドレスは、指定されたアドレス・レジスタの内容とディスプレースメントの和で表わされ、和で示されるメモリのデータが命令実行の対象となる。ディスプレースメントは16ビットの符号付き整数(−32,768〜+32,767)で、オペランドのアドレスを計算する場合には32ビットに符号拡張される。

【例6】



v) インデックス付きアドレス・レジスタ間接 (address register indirect with index)

オペランドのアドレスは、指定されたアドレス・レジスタ、インデックス・レジスタ、およびディスプレースメントの総和で示され、その総和が示すメモリのデータが命令実行の対象となる。

インデックス・レジスタには、データ・レジスタまたはアドレス・レジスタを指定する。インデックス・レジスタのサイズはワードまたはロング・ワードで、下位 16 ビットのみを使用するのか、32 ビットすべてを使用するのかを選択することができる。下位 16 ビットを使用する場合には 32 ビットに符号拡張されてアドレスの計算が行なわれる。

ディスプレイメントは 8 ビットの符号付き整数 (−128〜+127) で、アドレスを計算する場合には 32 ビットに符号拡張される。

【例 7】





図 2.8 に、このアドレッシング・モードのアドレス拡張部のフォーマットを示す。

(3) アブソリュート・アドレッシング (absolute addressing)

このアドレッシング・モードには、ショートおよびロングの二つのアドレッシング・モードがあり、前者では命令に含まれるアドレスが 16 ビット (32 ビットへ符号拡張される)、後者では 32 ビットのアドレス全体が命令に含まれる。

i) アブソリュート・ショート (absolute short)

指定した絶対アドレスが示すメモリのデータが命令実行の対象となる。この



D/A : インデックス・レジスタがデータ・レジスタの場合 0, インデックス・レジスタがアドレス・レジスタの場合 1
 レジスタ : データ・レジスタ, アドレス・レジスタの番号
 W/L : インデックス・レジスタのサイズがワードの場合 0, インデックス・レジスタのサイズがロング・ワードの場合 1


図 2.8 アドレス拡張部のフォーマット

(インデックス付きアドレス・レジスタ間接, インデックス付き)
 (プログラム・カウンタ相対の場合)


アドレッシング・モードの場合, 16 ビットのアドレス部分が 32 ビットへ符号拡張されるため, メモリの先頭 32K バイト (\$000000 ~ \$007FFF) と最後の 32 K バイト (\$FF8000 ~ \$FFFFFF) がアクセス可能なメモリ領域となる。

アブソリュート・ショート・アドレッシングを使用した場合には, アブソリュート・ロング・アドレッシングの場合に比べ命令が 1 ワード短くなり, 命令の実行時間も 4 サイクルだけ短くなる。このことは, メモリの両端の 32K バイトに頻繁に使われるデータやテンポラリ・データを置き, ショート・アドレッシングを使用してメモリ・アクセスを行なうようにすれば, より効率的なプログラムの作成が可能になることを意味している。

【例 8】




【例 9】



ii) アブソリュート・ロング (absolute long)

指定した絶対アドレスが示すメモリのデータが命令実行の対象となる。この場合、16 M バイトのアドレス空間の任意のアドレスのアクセスが可能で、もちろんメモリの先頭 32K バイトと最後の 32K バイトのアクセスも可能である。

【例10】



(4) プログラム・カウンタ相対アドレッシング (program counter relative addressing)


プログラム・カウンタ相対アドレッシング・モードはリロケートブル(relocatable)なプログラムを作成する場合によく用いられるアドレッシング・モードで、68000 には 2 種類のプログラム・カウンタ相対アドレッシング・モードがある。

このアドレッシング・モードを、命令の実行により内容が更新されるようなデータのアドレッシング・モード (MOVE, ADD 命令のデスティネーション・オペランドや CLR 命令のオペランド) として指定することはできない。

i) ディスプレースメント付きプログラム・カウンタ相対 (program counter relative with displacement)

オペランドのアドレスは、プログラム・カウンタとディスプレースメントの和で表わされる。ディスプレースメントは 16 ビットの符号付き整数で、数値の範囲は $-32768 \sim +32767$ となる。したがって、実行中の命令のあるアドレスから上に 32K バイト、下に 32K バイトが指定可能なアドレスの範囲となる。

【例11】



この命令の実行時にはプログラム・カウンタの内容が \$008002 となる。


ii) インデックス付きプログラム・カウンタ相対 (program counter relative with index)

オペランドのアドレスは、プログラム・カウンタとインデックス・レジスタとディスプレースメントの和で表わされる。インデックス・レジスタとしてはデータ・レジスタかアドレス・レジスタのいずれかを指定する。インデックス・レジスタのサイズはワードまたはロング・ワードで、下位 16 ビットを使用するのか、32 ビットすべてを使用するのかは選択することができる。下位 16 ビッ

トが指定された場合は、32ビットに符号拡張されてアドレス計算が行なわれる。ディスプレースメントは8ビットの符号付き整数(−128〜+127)で、アドレス計算の場合にはやはり32ビットに符号拡張される。

このアドレッシング・モードのアドレス拡張部のフォーマットは、インデックス付きアドレス・レジスタ間接の場合と同じになる(図2.8)。

【例12】



(5) イミディエート・データ・アドレッシング (immediate data addressing)

このアドレッシング・モードではオペランド_sとして扱うデータを命令で直接指定する。

i) イミディエート (immediate)


イミディエート・データとしては、バイト、ワード、ロング・ワードの各データが指定可能である。

ii) クイック・イミディエート (quick immediate)

このアドレッシング・モードでは、命令のオペレーション・ワードの中にイミディエート・データが組み込まれている。したがって、オペレーション・ワードの後に続くイミディエート・オペランドの部分がなくなり、命令の長さがイミ


ディエート・アドレッシングの場合に比べ 1 ないし 2 ワード短くなる。

【例 13】



このアドレッシング・モードの使える命令は、ADDQ, SUBQ, MOVEQ の三つであるが、イミディエート・データの大きさなどに制限があるので注意が必要である。

【例 14】



iii) コンディション・コードとステータス・レジスタ

イミディエート・データ・アドレッシング・モードの特別の場合として、次のような場合がある。

ANDI, ORI, EORI の三つの命令で、オペレーション・ワードの実効アドレ

ス・フィールドでイミディエート・データ・アドレッシング・モードが指定された場合は、デスティネーション・オペランドとしてステータス・レジスタが参照される。命令で実行するデータ・サイズがバイトの場合にはコンディション・コードが参照され、ワードの場合にはステータス・レジスタ全体が参照される(ワードの場合は特権命令)。

(6) インプライド・アドレッシング (implied addressing)

命令には、プログラム・カウンタ (PC), スタック・ポインタ (SP), スーパーバイザ・スタック・ポインタ (SSP), ユーザ・スタック・ポインタ (USP), ステータス・レジスタ (SR) の各レジスタを暗黙的に参照するものがある。表 2.3 に、インプライド・アドレッシングを使用する命令とその対象となるレジスタを示す (SR の下位 8 ビットを CCR という)。

表 2.3 インプライド・アドレッシングの命令とレジスタ

命 令	インプライド・レジスタ
branch conditional (BCC), branch always (BRA)	PC
branch to subroutine (BSR)	PC, SP
check register against bounds (CHK)	SSP, SR
test condition, decrement and branch (DBCC)	PC
signed divide (DIVS)	SSP, SR
unsigned divide (DIVU)	SSP, SR
jump (JMP)	PC
jump to subroutine (JSR)	PC, SP
link and allocate (LINK)	SP
move condition code register (MOVE CCR)	SR
move status register (MOVE SR)	SR
move user stack pointer (MOVE USP)	USP
push effective address (PEA)	SP
return from exception (RTE)	PC, SP, SR
return and restore condition codes (RTR)	PC, SP, SR
return from subroutine (RTS)	PC, SP
trap (TRAP)	SSP, SR
trap on overflow (TRAPV)	SSP, SR
unlink (UNLK)	SP

2.4 命令セット

68000 には、変化型を含めて 77 の命令 (表 2.4) がある。この命令を機能別

表 2.4 68000 の命令

命 令	内 容	命 令	内 容
ABCD	add decimal with extend	EXT	sign extend
ADD	add binary	JMP	jump
ADDA* ¹	add address	JSR	jump to subroutine
ADDI* ¹	add immediate	LEA	load effective address
ADDQ* ¹	add quick	LINK	link and allocate
ADDX* ¹	add extend	LSL	logical shift left
AND	AND logical	LSR	logical shift right
ANDI* ²	AND immediate	MOVE	move data from source to destination
ASL	arithmetic shift left	MOVE to CCR* ⁵	move to condition code register
ASR	arithmetic shift right	MOVE to SR* ⁵	move to the status register
BCC	branch conditionally	MOVE from SR* ⁵	move from the status register
BCHG	test a bit and change	MOVE USP* ⁵	move user stack pointer
BCLR	test a bit and clear	MOVEA* ⁵	move address
BRA	branch always	MOVEM	move multiple registers
BEST	test a bit and set	MOVEP	move peripheral data
BSR	branch to subroutine	MOVEQ* ⁵	move quick
BTST	test a bit	MULS	signed multiply
CHK	check register against bounds	MULU	unsigned multiply
CLR	clear on operand	NBCD	negate decimal with extend
CMP	compare	NEG	negate
CMPA* ³	compare address	NEGX* ⁶	negate with extend
CMPI* ³	compare immediate	NOP	no operation
CMPM* ³	compare memory	NOT	logical complement
DBCC	test condition, decrement and branch	OR	inclusive OR logical
DIVS	signed divide	ORI* ⁷	inclusive OR immediate
DIVU	unsigned divide	PEA	push effective address
EOR	exclusive OR logical	RESET	reset external devices
EORI* ⁴	exclusive OR immediate	ROL	rotate left (without extend)
EXG	exchange registers	ROR	rotate right (without extend)

(次ページに 続く)

(表 2.4 の続き)

命 令	内 容	命 令	内 容
ROXL	rotate left with extend	SUBI* ⁸	subtract immediate
ROXR	rotate right with extend	SUBQ* ⁸	subtract quick
RTE	return from exception	SUBX* ⁸	subtract with extend
RTR	return and restore condition codes	SWAP	swap register halves
RTS	return from subroutine	TAS	test and set on operand
SBCD	subtract decimal with extend	TRAP	trap
S _{CC}	set according to condition	TRAPV	trap on overflow
STOP	load status register and stop	TST	test on operand
SUB	subtract binary	UNLK	unlink
SUBA* ⁸	subtract address		

*1:ADD の変化型 *5:MOVE の変化型
 *2:AND の変化型 *6:NEG の変化型
 *3:CMP の変化型 *7:OR の変化型
 *4:EOR の変化型 *8:SUB の変化型

に分類すると次のようになる。

- (1) データ転送命令
- (2) 整数算術演算命令
- (3) 論理演算命令
- (4) シフトおよびローテート命令
- (5) ビット処理命令
- (6) 2進数10進数(BCD)処理命令
- (7) プログラム制御命令
- (8) システム制御命令

以下では、68000 の命令を機能別分類に従って説明する。以下の表 2.5～表 2.13 に使われている符号の意味は、次の通りである。

An: アドレス・レジスタ	disp: ディスプレースメント
Dn: データ・レジスタ	s: ソース
Rn: アドレス・レジスタまたはデータ・レジスタ	d: デスティネーション
SP: スタック・ポインタ	EA: 実効アドレス
X: エクステンド(コンディション・コード)	[]: ビット番号
Z: ゼロ(コンディション・コード)	(): 内容
C: キャリ(コンディション・コード)	+: 加算
#×××: イミディエート・データ	-: 減算

* : 乗算

/ : 除算

∧ : 論理積 (AND)

∨ : 論理和 (OR)

⊕ : 排他的論理和 (EOR)

~ : 反転

Ⓐ+ : ポストインクリメント

Ⓐ- : プリデクリメント

↔ : 交換

→ : 置換え

2.4.1 データ転送命令 (data movement operation)

データ転送命令の中で最も基本的な命令は MOVE 命令である。MOVE 命令を使えば、あらゆるデータのあらゆる転送が可能である。すなわち、バイト、ワード、ロング・ワード長のデータを、メモリからメモリへ、メモリからレジスタへ、レジスタからメモリへ、そしてレジスタからレジスタへ転送することができる。

このほか、データ転送の命令としては MOVEM(move multiple registers), MOVEP(move peripheral data), EXG(exchange registers), LEA(load effective address), PEA(push effective address), LINK(link and allocate), UNLK(unlink), MOVEQ(move quick) がある。

表 2.5 データ転送命令

命 令	オペランド・サイズ	オペレーション	備 考
EXG	32	$R_x \leftrightarrow R_y$	レジスタ間のデータの交換
LEA	32	$EA \rightarrow An$	実効アドレスをアドレス・レジスタへロード
LINK	—	$An \rightarrow SP @ -$ $SP \rightarrow An$ $SP + disp \rightarrow SP$	現在のスタック・ポインタをアドレス・レジスタへ退避して、必要な大きさのワーク・エリアをスタックへ確保
MOVE	8, 16, 32	$(EA)_s \rightarrow EAd$	データの転送
MOVEA	16, 32	$(EA) \rightarrow An$	アドレス・データの転送
MOVEM	16, 32	$(EA) \rightarrow An, Dn$ $An, Dn \rightarrow EA$	データ・レジスタ、アドレス・レジスタの退避／回復
MOVEP	16, 32	$(EA) \rightarrow Dn$ $Dn \rightarrow EA$	データの入出力
MOVEQ	32	$\# \times \times \times \rightarrow Dn$	イミディエート・データ (-128 ~ +127) のロード
PEA	32	$EA \rightarrow SP @ -$	実効アドレスをスタックへプッシュ
SWAP	32	$Dn[31:16] \leftrightarrow Dn[15:0]$	上位ワードと下位ワードの入換え
UNLK	—	$An \rightarrow SP$ $SP @ + \rightarrow An$	スタックへ確保したワーク・エリアの解放 (LINK の逆の命令)

2.4.2 整数算術演算命令 (integer arithmetic operation)

加算, 減算, 乗算, 除算の基本的な算術演算命令のほか, 表 2.6 に示すような命令がある。

表 2.6 整数算術演算命令

命 令	オペランド・サイズ	オペレーション	備 考
ADD	8, 16, 32	$D_n + (EA) \rightarrow D_n$ $(EA) + D_n \rightarrow EA$	データ・レジスタの加算
ADDA	16, 32	$A_n + (EA) \rightarrow A_n$	アドレス・レジスタの加算
ADDI	8, 16, 32	$(EA) + \# \times \times \times \rightarrow EA$	イミディエート・データの加算
ADDQ	8, 16, 32	$(EA) + \# \times \times \times \rightarrow EA$	イミディエート・データ (1~8) の加算
ADDX	8, 16, 32	$D_x + D_y + X \rightarrow D_x$ $A_x @ - + A_y @ - + X \rightarrow A_x$	Xフラグを伴う加算
CLR	8, 16, 32	$0 \rightarrow EA$	オペランドのゼロ・クリア
CMP	8, 16, 32	$D_n - (EA)$	データ・レジスタのデータの比較
CMPA	16, 32	$A_n - (EA)$	アドレス・レジスタの比較
CMPI	8, 16, 32	$(EA) - \# \times \times \times$	イミディエート・データによる比較
CMPM	8, 16, 32	$A_x @ + - A_y @ +$	メモリ間のデータの比較
DIVS	32÷16	$D_n / (EA) \rightarrow D_n$	符号付き除算
DIVU	32÷16	$D_n / (EA) \rightarrow D_n$	符号なし除算
EXT	8→16 16→32	$(D_n)_8 \rightarrow D_{n16}$ $(D_n)_{16} \rightarrow D_{n32}$	データ・レジスタ内のデータの拡張
MULS	16 * 16→32	$D_n * (EA) \rightarrow D_n$	符号付き乗算
MULU	16 * 16→32	$D_n * (EA) \rightarrow D_n$	符号なし乗算
NEG	8, 16, 32	$0 - (EA) \rightarrow EA$	データの符号の反転
NEGX	8, 16, 32	$0 - (EA) - X \rightarrow EA$	Xフラグを伴うデータの符号の反転
SUB	8, 16, 32	$D_n - (EA) \rightarrow D_n$ $(EA) - D_n \rightarrow EA$	データ・レジスタの減算
SUBA	16, 32	$A_n - (EA) \rightarrow A_n$	アドレス・レジスタの減算
SUBI	8, 16, 32	$(EA) - \# \times \times \times \rightarrow EA$	イミディエート・データの減算
SUBQ	8, 16, 32	$(EA) - \# \times \times \times \rightarrow EA$	イミディエート・データ (1~8) の減算
SUBX	8, 16, 32	$D_x - D_y - X \rightarrow D_x$ $A_x @ - - A_y @ - - X \rightarrow A_x$	Xフラグを伴う減算
TAS	8	$(EA) - 0, 1 \rightarrow EA[7]$	テスト・アンド・セット
TST	8, 16, 32	$(EA) - 0$	オペランドのテスト

乗算と除算の場合には、それぞれ符号付きと符号なしで演算を行なう命令が準備されている。また、倍精度演算やビット長の異なるデータの演算のために、ADDX, SUBX や EXT, NEGX の命令が準備されている。

このほか、マルチプロセッサ・システムを実現する上で不可欠な TAS (test and set) 命令がある。

2.4.3 論理演算命令 (logical operation)

表 2.7 に論理演算命令を示す。

表 2.7 論理演算命令

命 令	オペランド・サイズ	オペレーション	備 考
AND	8, 16, 32	$D_n \wedge (EA) \rightarrow D_n$ $(EA) \wedge D_n \rightarrow EA$	データ・レジスタ (と) の論理積
ANDI	8, 16, 32	$(EA) \wedge \# \times \times \times \rightarrow EA$	イミディエート・データとの論理積
EOR	8, 16, 32	$D_n \oplus (EA) \rightarrow D_n$ $(EA) \oplus D_n \rightarrow EA$	データ・レジスタ (と) の排他的論理和
EORI	8, 16, 32	$(EA) \oplus \# \times \times \times \rightarrow EA$	イミディエート・データとの排他的論理和
OR	8, 16, 32	$D_n \vee (EA) \rightarrow D_n$ $(EA) \vee D_n \rightarrow EA$	データ・レジスタ (と) の論理和
ORI	8, 16, 32	$(EA) \vee \# \times \times \times \rightarrow EA$	イミディエート・データとの論理和
NOT	8, 16, 32	$\sim (EA) \rightarrow EA$	1 の補数を作成

2.4.4 シフトおよびローテート命令 (shift and rotate operation)

表 2.8 に命令を示す。全命令ともレジスタもしくはメモリの内容のシフト (ローテイト) が可能であるが、メモリの場合には、オペランドのサイズはワードでシフト (ローテイト) 数も 1 ビットに限定される。レジスタの場合には、バイト、ワード、ロング・ワードの各データに対して、別のデータ・レジスタで指定するビット数 (0 ~ 63 ビット) もしくは命令で指定するビット数 (1 ~ 8 ビット) だけのシフト (ローテイト) が可能である。

2.4.5 ビット処理命令 (bit manipulation operation)

ビット処理命令としては、表 2.9 に示す 4 種類の命令が準備されている。メモリとデータ・レジスタの内容がビット処理の対象となるが、メモリの場合はオペランドのサイズはバイトに、データ・レジスタの場合はロング・ワード (すなわちレジスタ全体) に限られる。

表 2.8 シフトおよびローテート命令

命 令	オペランド・サイズ	オ ペ レ ー シ ョ ン	備 考
ASL	8, 16, 32		メモリのときはサイズはワードで1ビットのみシフト
ASR	8, 16, 32		メモリのときはサイズはワードで1ビットのみシフト
LSL	8, 16, 32		メモリのときはサイズはワードで1ビットのみシフト
LSR	8, 16, 32		メモリのときはサイズはワードで1ビットのみシフト
ROL	8, 16, 32		メモリのときはサイズはワードで1ビットのみローテート
ROR	8, 16, 32		メモリのときはサイズはワードで1ビットのみローテート
ROXL	8, 16, 32		メモリのときはサイズはワードで1ビットのみローテート
ROXR	8, 16, 32		メモリのときはサイズはワードで1ビットのみローテート

表 2.9 ビット処理命令

命 令	オペランド・サイズ	オ ペ レ ー シ ョ ン	備 考
BTST	8, 32	$\sim \text{bit of (EA)} \rightarrow Z$	ビットの 1, 0 をテスト
BSET	8, 32	$\sim \text{bit of (EA)} \rightarrow Z$ $1 \rightarrow \text{bit of (EA)}$	ビットに 1 をセット
BCLR	8, 32	$\sim \text{bit of (EA)} \rightarrow Z$ $0 \rightarrow \text{bit of (EA)}$	ビットをゼロ・クリア
BCHG	8, 32	$\sim \text{bit of (EA)} \rightarrow Z$ $\sim \text{bit of (EA)} \rightarrow \text{bit of (EA)}$	ビットの 1, 0 を反転

2.4.6 2進化10進数処理命令 (binary coded decimal operation)

10進数の演算を行なうために2進化10進数とその算術演算が得られた。2進化10進数(BCD)の算術演算は、表2.10に示す命令を使って行なわれる。

表 2.10 2進10進数 (BCD) 処理命令

命 令	オペランド・サイズ	オペレーション	備 考
ABCD	8	$Dm_{10} + Dn_{10} + X \rightarrow Dm$ $Am @ -_{10} + An @ -_{10} + X \rightarrow Am$	BCD データの加算
SBCD	8	$Dm_{10} - Dn_{10} - X \rightarrow Dm$ $Am @ -_{10} + An @ -_{10} - X \rightarrow An$	BCD データの減算
NBCD	8	$0 - (EA)_{10} - X \rightarrow EA$	BCD データの補数の作成

2.4.7 プログラム制御命令 (program control operation)

プログラム制御命令を表 2.11 に示す。

表 2.11 プログラム制御命令

命 令	オペレーション
条件付き	
Bcc	条件付きブランチ (14 条件) 8 ビットおよび 16 ビット・ディスプレイースメント
CBcc	条件テスト、カウンタ・デクリメント & ブランチ 16 ビット・ディスプレイースメント
Sc	条件付きバイト・セット (16 条件)
条件なし	
BRA	無条件ブランチ 8 ビットおよび 16 ビット・ディスプレイースメント
BSR	サブルーチンヘブランチ 8 ビットおよび 16 ビット・ディスプレイースメント
JMP	ジャンプ
JSR	サブルーチンヘジャンプ
リターン	
RTR	リターン & コンディション・コード回復
RTS	サブルーチンからリターン

条件付き命令 (conditional instruction) でテストされるコンディションには表 2.12 に示すようなものがある。

表 2.12 条件付き命令のコンディション

ニモニック	コンディション	テ ス ト	ニモニック	コンディション	テ ス ト
T*	true	1	VC	overflow clear	\bar{V}
F*	false	0	VS	overflow set	V
HI	high	$\bar{C} \cdot \bar{Z}$	PL	plus	\bar{N}
LS	low or same	$C + Z$	MI	minus	N
CC	carry clear	\bar{C}	GE	greater or equal	$N \cdot V + \bar{N} \cdot \bar{V}$
CS	carry set	C	LT	less than	$N \cdot \bar{V} + \bar{N} \cdot V$
NE	not equal	\bar{Z}	GT	greater than	$N \cdot V \cdot \bar{Z} + \bar{N} \cdot \bar{V} \cdot \bar{Z}$
EQ	equal	Z	LE	less or equal	$Z + N \cdot \bar{V} + \bar{N} \cdot V$

* BCC 命令では使用できない

C: キャリ N: ネガティブ

Z: ゼロ V: オーバフロー

表 2.13 システム制御命令

命 令	オ ペ レ ー シ ョ ン
特 権 命 令	
RESET	外部デバイスのリセット
RTE	エクセプションからリターン
STOP	プログラム実行停止
ANDI to SR	ステータス・レジスタの AND
EORI to SR	ステータス・レジスタの EOR
ORI to SR	ステータス・レジスタの OR
MOVE USP	ユーザ・スタック・ポインタの転送
MOVE EA to SR	新しいステータスをセット
トラップ発生	
TRAP	トラップ
TRAPV	オーバフローの状態に応じてエクセプション発生
CHK	レジスタの境界値をチェック
ステータス・レジスタ	
ANDI to CCR	コンディション・コード・レジスタの AND
EORI to CCR	コンディション・コード・レジスタの EOR
ORI to CCR	コンディション・コード・レジスタの OR
MOVE EA to CCR	新しいコンディション・コードをセット
MOVE SR to EA	ステータス・レジスタを転送

SR: status register

USP: user stack pointer

CCR: condition code register

2.4.8 システム制御命令 (system control operation)

システムの制御は、特権命令 (privileged instruction)、トラップ発生命令、およびステータス・レジスタを書き換える命令によってなされる。

表 2.13 にシステム制御命令を示した。

2.5 入出力信号

68000 の入出力信号について説明する。68000 の入出力信号は、図 2.9 に示すようなグループに機能的に分類することができる。表 2.14 に各信号をまとめて示す。以下、各信号について説明する。




図 2.9 入出力信号

2.5.1 アドレス・バス ($A1 \sim A23$)

アドレス・バスは、23本の出力用スリー・ステート・バスで、8Mワード (16Mバイト) のデータをアドレスすることができる。

アドレス・バスは、通常命令のフェッチやデータのリード/ライトを行なうためのバス・オペレーション用アドレスを出力する信号線として使われるが、割込みサイクルの場合には、アドレス・ライン $A1$, $A2$, $A3$ に受け付けた割込

図 2.14 入出力信号一覧表

信 号 名	記 号	入出力	アクティブ状態	スリー・ステート
アドレス・バス	A1~A23	出 力	high	yes
データ・バス	D0~D15	入出力	high	yes
アドレス・ストローブ	\overline{AS}	出 力	low	yes
リード/ライト	R/\overline{W}	出 力	リード時: high ライト時: low	yes
上位および下位データ・ストローブ	\overline{UDS} , \overline{LDS}	出 力	low	yes
データ転送アクノリッジ	\overline{DTACK}	入 力	low	no
バス・リクエスト	\overline{BR}	入 力	low	no
バス・グラント	\overline{BG}	出 力	low	no
バス・グラント・アクノリッジ	\overline{BGACK}	入 力	low	no
割込み優先レベル	$\overline{IPL0}$, $\overline{IPL1}$, $\overline{IPL2}$	入 力	low	no
バス・エラー	\overline{BERR}	入 力	low	no
リセット	\overline{RESET}	入出力	low	no*
ホルト	\overline{HALT}	入出力	low	no*
イネーブル	\overline{E}	出 力	high	no
バリッド・メモリ・アドレス	\overline{VMA}	出 力	low	yes
バリッド・ペリフェラル・アドレス	\overline{VPA}	入 力	low	no
ファンクション・コード	FC0, FC1, FC2	出 力	high	yes
クロック	CLK	入 力	high	no
電源入力	V _{CC}	入 力	—	—
グラウンド	GND	入 力	—	—

* オープン・ドレイン

みのレベルが示される。他の A4~A23 のアドレス・ラインはすべて“high”にセットされる。

2.5.2 データ・バス (D0~D15)

データ・バスは、16本の入出力用のスリー・ステート・バスで、ワードまたはバイト長のデータの転送を行なう汎用データ・バスとして使われる。

割込みアクノリッジ・サイクルの場合には、外部デバイスが送出した割込みベクタの番号がデータ・ライン D0~D7 にセットされる。

2.5.3 非同期バス制御

MPU と周辺デバイスとの間の非同期データの転送は、以下の五つの制御信号を使って行なわれる。

(1) アドレス・ストローブ (\overline{AS})

この信号は、アドレス・バスに有効なアドレスがあることを示す。

(2) リード/ライト (R/\overline{W})

この信号は、データ・バスの転送方向がリード・サイクル、ライト・サイクルのいずれのサイクルであることを示す。 R/\overline{W} は、次の上位および下位データ・ストローブと一緒に機能する。

(3) 上位および下位データ・ストローブ (\overline{UDS} , \overline{LDS})

この二つの信号は、表 2.15 に示すようなデータ・バス上のデータの制御を行なう。 R/\overline{W} が“high”の場合、MPU はデータ・バスの読み込みを行ない、 R/\overline{W} が“low”の場合、MPU はデータ・バスへ書き込みを行なう。

表 2.15 データ・バスのデータ・ストローブ制御

\overline{UDS}	\overline{LDS}	R/\overline{W}	D8～D15	D0～D7
high	high	—	無効データ	無効データ
low	low	high	データ・ビット 8～15	データ・ビット 0～7
high	low	high	無効データ	データ・ビット 0～7
low	high	high	データ・ビット 8～15	無効データ
low	low	low	データ・ビット 8～15	データ・ビット 0～7
high	low	low	データ・ビット 0～7*	データ・ビット 0～7
low	high	low	データ・ビット 8～15	データ・ビット 8～15*

* この状態は現在の実行結果であり、将来のデバイスでは発生しない場合もある

(4) データ転送アクノリッジ (\overline{DTACK})

この入力信号は、データの転送が完了したことを示す。MPU がリード・サイクル中に \overline{DTACK} を認識するとデータ・バス上のデータをラッチし、バス・サイクルを終了させる。ライト・サイクル中に \overline{DTACK} を認識するとバス・サイクルを終了させる。

2.5.4 バス・アービトレーション制御

次の三つの信号によって、バス・マスタ・デバイスを決定するバス・アービトレーション制御を行なう。

(1) バス・リクエスト (\overline{BR})

この入力信号には、バス・マスタとなりうるすべてのデバイスがワイヤード・オア (wired OR) 接続される。この入力によってデバイスが MPU にバス・マ

スタとなることを要求していることを示す。

(2) バス・グラント (\overline{BG})

この出力信号は、MPU が現在のバス・サイクルの終了した時点でバスの制御を解放し、バス・リクエストによりバス・マスタとなることを要求しているデバイスにバス・マスタを移すことを示す。

(3) バス・グラント・アクノリッジ (\overline{BGACK})

この入力信号は、バス・マスタとなることを要求していたデバイスが、バス・マスタとなったことを示す。この信号は、次の四つの条件が満たされるまでアクティブ状態にはならない。

- i) バス・グラント (\overline{BG}) を受信している。
- ii) アドレス・ストローブ (\overline{AS}) がインアクティブになり、したがって MPU がバスを使用していない。
- iii) データ転送アクノリッジ (\overline{DTACK}) がインアクティブになり、したがってメモリあるいは周辺デバイスがバスを使用していない。
- iv) バス・グラント・アクノリッジがインアクティブになり、したがってバス・マスタとなったデバイスが現在存在しない。

2.5.5 割込み制御 ($\overline{IPL0}$, $\overline{IPL1}$, $\overline{IPL2}$)

この三本の入力信号は、割込みを要求しているデバイスの優先レベルを示すのに使われる。レベル 7 が優先度が最も高く、レベル 0 は割込み要求がないことを示す。 $\overline{IPL0}$ が最下位ビットで $\overline{IPL2}$ が最上位ビットとなる。

2.5.6 システム制御

MPU をリセットあるいはホールドする場合、また、バス・エラーの発生を MPU に知らせる場合にシステム制御入力を使用する。

(1) バス・エラー (\overline{BERR})

この入力信号は、現在実行中のバス・サイクルで問題が発生したことを MPU に知らせる信号である。

問題発生の原因としては、次の四つがある。

- i) デバイスから応答がない
- ii) 割込みのベクタ番号を取り込むことができない
- iii) メモリ管理ユニットに対する不正なアクセス要求
- iv) その他のアプリケーションに依存するエラー

バス・エラー信号とホルト信号は相互に作用し、エクセプション処理 (exception processing) を実行するのか、現在のバス・サイクルを再実行するのかを決定する。

(2) リセット ($\overline{\text{RESET}}$)

リセット信号線から入力される外部リセット信号によって MPU はリセットされ、システム・イニシャライズを開始する。RESET 命令によってリセット信号が出力された場合は、これに接続されている外部デバイスがリセットされる (プロセッサの内部ステータスは変化しない)。

外部ホルト信号およびリセット信号が同時に入力されると、MPU および外部デバイスの全システムがリセットされる。

(3) ホールト ($\overline{\text{HALT}}$)

外部デバイスがこのホールト信号線を “low” にすると、現在動作中のバス・サイクルが終了した時点で MPU は停止する。この入力を使って MPU がホールトされた場合、すべての制御信号はインアクティブとなり、すべてのスリー・ステートの信号線はハイ・インピーダンス状態となる。

2重バス障害のような状態で MPU が命令の実行を停止した場合、MPU はこのホルト信号をアクティブにして MPU が停止したことを外部デバイスに連絡する。

2.5.7 6800 の周辺制御

6800 周辺制御信号を使うことによって、同期式の 6800 周辺デバイスと非同期式の 68000 とのインタフェースを行なうことができる。

(1) イネーブル (E)

この信号は、すべての 6800 タイプの周辺デバイスに共通な標準イネーブル信号である。この出力の 1 サイクルは 68000 の 10 クロックに相当する (6 クロックが “low”, 4 クロックが “high”)。

(2) バリッド・メモリ・アドレス ($\overline{\text{VMA}}$)

この信号の出力により、6800 周辺デバイスは、アドレス・バス上にあるアドレスが有効であり、MPU がイネーブル信号と同期して動作していることを知ることができる。

この信号は、周辺デバイスが 6800 タイプのデバイスであることを示すバリッド周辺アドレス ($\overline{\text{VPA}}$) 入力に対してのみアクティブとなる。

(3) バリッド・ペリフェラル・アドレス ($\overline{\text{VPA}}$)

この入力信号は、アドレスされたデバイスあるいは領域が 6800 周辺デバイスのアドレスであり、データ転送がイネーブル (E) 信号と同期して行なわれることを示す信号である。また、割込み処理に当たって、MPU がオート・ベクタリングを行なうように指示するのにも使われる。

2.5.8 MPU ステータス (ファンクション・コード FC0, FC1, FC2)

ファンクション・コード出力信号は、現在実行中の MPU のモード (スーパーバイザあるいはユーザ) とメモリの参照区分を示している (表 2.16)。

表 2.16 ファンクション・コード出力

FC2	FC1	FC0	参 照 区 分
low	low	low	(未定義)
low	low	high	ユーザ・データ
low	high	low	ユーザ・プログラム
low	high	high	(未定義)
high	low	low	(未定義)
high	low	high	スーパーバイザ・データ
high	high	low	スーパーバイザ・プログラム
high	high	high	割込みアクノリッジ

ファンクション・コードがプログラム参照を示すのは次の四つの場合である。

- i) アドレス・ソースがプログラム・カウンタの場合
- ii) リセット・ベクタのフェッチ・サイクルの場合

また、ファンクション・コードがデータ参照を示すのは次の場合である。

- i) アドレス・ソースがプログラム・カウンタ以外のオペランド・リード・サイクルの場合
- ii) オペランド・ライト・サイクルの場合
- iii) リセット以外のベクタ・フェッチ・サイクルの場合

ファンクション・コードの出力を利用して、アドレス空間をスーパーバイザ・プログラム、スーパーバイザ・データ、ユーザ・プログラム、ユーザ・データの四つの空間に分離することによって、メモリ空間を最大 64 M バイトまで拡張

することもできる。

ファンクション・コード出力信号は、アドレス・ストローブ (\overline{AS}) がアクティブのときは常に有効である。

2.5.9 クロック (CLK)

クロックは TTL (transistor transistor logic) コンパチブルな信号で、入力された信号は内部でバッファされ、MPU が必要とする内部クロックが生成される。

2.5.10 68000 の命令のプリフェッチ (pre-fetch)

8086 には 6 バイトの命令キューがあり、命令のプリフェッチ (先読み) を行なっていることはよく知られているが、68000 が 2 ワード (4 バイト) の命令キューをもち、命令の先読みを行なっていることはほとんど知られていない。これは、8086 の命令の先読みがマニュアルや雑誌などでたびたび紹介されているのに対し、68000 のそれは、マニュアルなどにもほとんど記載されていないからである。

68000 の命令の先読みを簡単に説明すると、だいたい次のようになる。

まず、命令の解読、実行が開始された場合、命令のオペレーション・ワードとそれに続くワードの 2 ワードが命令キューに取り込まれる。命令キューに取り込まれたオペレーション・ワードは、インストラクション・レジスタにロードされ、解読される。後に続くワードは、先に命令キューに取り込まれたワードが使用済みになるに伴い、ワード単位で順にメモリから命令キューへ取り込まれていく。そして、一つの命令の最後のワードが命令キューから取り出されて実行されるときには、すでに命令キューに取り込まれている次の命令のオペレーション・ワードの解読が開始される。

ブランチ命令やジャンプ命令の場合には、命令キューは無効になり、すでに命令キューに取り込んだ内容は無視される。

2.6 エクセプション処理

2.6.1 処 理 状 態

68000 には三つの処理状態がある。三つの処理状態とは、ノーマル (normal) 状態、エクセプション (exception) 状態、ホールド (halted) 状態の三つで、

68000 は必ずどれか一つの処理状態をとる。

ノーマル処理状態は、命令を実行しているごく普通の状態で、メモリを参照して命令とオペランドをフェッチし、結果を再びメモリに格納するといったいわゆる通常の動作状態を指す。ノーマル処理状態の特別な場合として、MPU が STOP 命令を実行して停止状態にある場合が含まれる。

エクセプション処理状態は、割込み、トラップ命令、トレースおよびその他のエクセプションと関係があり、エクセプションが発生することにより MPU はエクセプション処理状態となる。エクセプションは、内部的には命令または命令実行中に引き起こされる異常によって、外部的には割込み、バス・エラーあるいはリセットによって発生する。

ホールト処理状態は、ハードウェアに重大な故障があり動作不能であることを示す。たとえば、バス・エラーのエクセプション処理中に他のバス・エラーが発生した場合には、MPU は、システムが使用不能であるとみなして MPU をホールト状態とする。ホールト状態となった MPU のリスタートは、外部からのリセットによって（のみ）可能となる。

2.6.2 プリビリッジ状態[†]

MPU には、二つのプリビリッジ状態 (privilege state) —— スーパーバイザ状態 (supervisor state) とユーザ状態 (user state) がある。MPU は、この二つのプリビリッジ状態のうちのどちらか一つの状態で動作する。

このプリビリッジの機構を利用して、コンピュータ・システムの安全性を高めることができる。すなわち、オペレーティング・システムはスーパーバイザ状態で実行してすべてのリソースをアクセス可能にし、オペレーティング・システムを除く他のプログラムはユーザ状態で実行して、アクセスできるリソースを限定するようにする。これにより、ユーザ・プログラムのエラーに起因するコンピュータ・システムへの影響を最小にすることができる。

(1) スーパーバイザ状態

MPU のプリビリッジ状態は、ステータス・レジスタの S ビット (ビット 13) で決まる。すなわち、S ビットが“1”の場合に MPU はスーパーバイザ状態となる。スーパーバイザ状態はユーザ状態よりもレベルが高く、スーパーバイザ状態では 68000 のすべての命令を実行することができる。命令を実行したときのファ

[†] 特権状態という場合もある。

ンクション・コードの出力はスーパーバイザ参照となる。MPU がスーパーバイザ状態のときには、システム・スタック・ポインタを使用する命令も、アドレス・レジスタ A7 を使用する命令も、両方ともスーパーバイザ・スタック・ポインタをアクセスすることになる。

S ビットの状態とは無関係に、すべてのエクセプション処理はスーパーバイザ状態で実行される。また、エクセプション処理中のファンクション・コードの出力は、スーパーバイザ参照となる。エクセプション処理中のすべてのスタック・オペレーションは、スーパーバイザ・スタック・ポインタを使用して行なわれる。

(2) ユーザ状態

命令の実行に当たって、ステータス・レジスタの S ビットが調べられる。この S ビットが“0”であれば、MPU はユーザ状態で命令を実行する。

大部分の命令はユーザ状態でも実行できるが、システムに重大な影響を及ぼすいくつかの命令は特権命令 (privileged instruction) となっており、ユーザ状態では特権命令を実行することはできない。この意味で、ユーザ状態はスーパーバイザ状態よりも低いレベルのプリビレッジ状態ということになる。特権命令には、STOP 命令、RESET 命令、ステータス・レジスタのシステム・バイトを変更する命令、“MOVE to USP” 命令、“MOVE from USP” 命令がある。ユーザ状態で特権命令を実行すると、特権違反のエクセプションが発生する。

ユーザ状態で命令を実行したときのファンクション・コードの出力は、ユーザ参照となる。また、MPU がユーザ状態のときには、システム・スタック・ポインタを使用する命令も、アドレス・レジスタ A7 を使用する命令も、両方ともユーザ・スタック・ポインタをアクセスすることになる。

(3) プリビレッジ状態の変更

MPU がユーザ状態で命令を実行中のときは、エクセプション処理だけがユーザ状態をスーパーバイザ状態へ変更することができる。エクセプション処理では、それまでのステータス・レジスタの S ビットは退避され、S ビットは“1”にセットされる。したがって、指定されたアドレスからエクセプション処理の命令が実行されるときには、MPU はスーパーバイザ状態となっている。

スーパーバイザ状態からユーザ状態への変更は、“RTE”、“MOVE to SR”、“ANDI to SR”、“EORI to SR”の四つの命令によって可能となる。RTE

命令では、スーパーバイザ・スタックから（退避中の）ステータス・レジスタとプログラム・カウンタの内容がフェッチされてそれぞれのレジスタにロードされ、新しいプリビリッジ状態が指定される。そして、新しいプリビリッジ状態のもとで新しいプログラム・カウンタのアドレスから命令の実行が開始される。また、MOVE, ANDI, EORI の各命令では、それぞれの命令のオペランドの内容に従ってステータス・レジスタの内容が更新され、新しいプリビリッジ状態がセットされる。

以上をまとめて図 2.10 に示す。




図 2.10 スーパーバイザ状態/ユーザ状態の遷移

2.6.3 エクセプション処理

(1) エクセプション・ベクタ†

表 2.17 に、エクセプション・ベクタの割当てを示す。エクセプション・ベクタの長さは、リセット・ベクタの 4 ワード（8 バイト）を除いてすべて 2 ワード（4 バイト）である（図 2.11）。リセット・ベクタの場合は、プログラム・カウンタにセットするアドレス（リセット・ルーチンの先頭アドレス）のほかに、システム・スタック・ポインタにセットするアドレスもエクセプション・ベクタとなるためである。




図 2.11 エクセプション・ベクタ

† 例外ベクタともいう。

表 2.17 エクセプション・ベクタの割当て

ベクタ番号	ア ド レ ス			割 当 て
	10 進	16 進	参照区分	
0	0	000	SP	リセット：システム・スタック・ポインタの初期値
	4	004	SP	リセット：プログラム・カウンタの初期値
2	8	008	SD	バス・エラー
3	12	00C	SD	アドレス・エラー
4	16	010	SD	不当命令
5	20	014	SD	ゼロによる割り算
6	24	018	SD	CHK 命令
7	28	01C	SD	TRAPV 命令
8	32	020	SD	特権違反
9	36	024	SD	トレース
10	40	028	SD	1010 エミュレータ
11	44	02C	SD	1111 エミュレータ
12*	48	030	SD	(未定義)
13*	52	034	SD	(未定義)
14*	56	038	SD	(未定義)
15*	60	03C	SD	(未定義)
16~23*	64	040	SD	(未定義：040 から 05F まで)
	95	05F		
24	96	060	SD	スプリアス割込み
25	100	064	SD	レベル 1 割込みオート・ベクタ
26	104	068	SD	レベル 2 割込みオート・ベクタ
27	108	06C	SD	レベル 3 割込みオート・ベクタ
28	112	070	SD	レベル 4 割込みオート・ベクタ
29	116	074	SD	レベル 5 割込みオート・ベクタ
30	120	078	SD	レベル 6 割込みオート・ベクタ
31	124	07C	SD	レベル 7 割込みオート・ベクタ
32~47	128	080	SD	TRAP 命令ベクタ
	191	0BF		
48~63*	192	0C0	SD	(未定義：0C0 から 0FF まで)
	255	0FF		
64~255	256	100	SD	ユーザ割込みベクタとして 100~3FF を使える
	1023	3FF		

SP：スーパーバイザ・プログラム，SD：スーパーバイザ・データ

* ベクタ番号 12~23, 48~63 は将来使用される可能性があるため、ユーザの周辺デバイスにこれらの番号を割り当ててはいけない

エクセプション・ベクタの番号は 8 ビットで、各エクセプションの要因に基づいて内部あるいは外部で生成される。たとえば、割込みの場合、インタラプト・アクノリッジ・バス・サイクル中に周辺デバイスがデータ・バス・ライン D0～D7 に 8 ビットのベクタ番号 (図 2.12) をのせ、MPU に送る。MPU は、このベクタ番号を 4 倍して 24 ビットのアドレス (図 2.13) に変換し、エクセプション・ベクタのアドレスとする。




図 2.12 周辺デバイスから与えられるベクタ番号




図 2.13 8 ビット・ベクタ番号から変換されるアドレス

表 2.17 に示すように、エクセプション・ベクタとして全部で 512 ワード (1024 バイト) ありメモリの 0 番地から 1023 番地に割り当てられている。ベクタ番号 0～63 がシステム用で 64～255 がユーザ割込みベクタ用になっているが、0～63 のベクタをユーザ割込みベクタとして重複して使用することも可能である。

(2) エクセプションの種類

エクセプションは、外部あるいは内部の種々の要因により発生する。外部要因により発生するエクセプションとしては、割込み、バス・エラー、リセットがある。割込みは、周辺デバイスから出される MPU の動作要求であり、一方、バス・エラーとリセットはアクセス制御と MPU のリスタートに使用される。内部要因により発生するエクセプションとしては、命令によるものや、アドレス・エラー、トレースによるものがある。エクセプションを発生させる命令としては、TRAP, TRAPV, CHK, DIVS, DIVU があり、その他、奇数番地からのワード・アクセスによるアドレス・エラーや不当命令、特権命令違反によってもエクセプションが発生する。

(3) エクセプション処理シーケンス

エクセプション処理には、次の四つのステップがある。第1ステップでは、ステータス・レジスタの一時的なコピーが作られ、その後でステータス・レジスタのSビットが“1”にセットされ、MPUはスーパーバイザ状態になる。同時にTビットも“0”となり、トレースは無効となる。リセットと割込みによるエクセプションの場合には、ステータス・レジスタの割込みマスクも更新される。

第2ステップでは、エクセプションのベクタ番号が決定される。割込みの場合には、ベクタ番号をMPUがフェッチし（割込みアクリッジ）、その他のエクセプションの場合には、内部ロジックによりベクタ番号が決定される。このベクタ番号を使って対応するエクセプション・ベクタのアドレスが作成される。

第3ステップでは、リセットの場合を除いて、現在のプログラム・カウンタの値と退避されたステータス・レジスタのコピーがスーパーバイザ・スタックにプッシュされる。スタックにプッシュされるプログラム・カウンタの値は、通常はまだ実行されていない次の命令のアドレスを指しているが、バス・エラーとアドレス・エラーの場合には、プログラム・カウンタの値を特定することは不可能である（エラーを引き起こした命令のアドレスよりも先に進んでいる可能性がある）。また、バス・エラーとアドレス・エラーのエクセプションの場合には、実行中のMPUの内容を示すさらに詳しい情報がスタックにプッシュされる。

最後の第4ステップでは、新しいプログラム・カウンタの値がエクセプション・ベクタからフェッチされ、MPUはプログラム・カウンタの示すエクセプション処理ルーチンの先頭から通常の命令の実行を再開する。

図2.14に、リセットを除くエクセプション処理のシーケンスを示す。

(4) 多重エクセプション

ここでは、同時に複数のエクセプションが発生した場合の処理について説明する。

エクセプションは、その発生要因と優先度に応じて表2.18に示すような三つのグループに分類される。三つのグループの中では、グループ0のエクセプションが最も優先度が高く、グループ2のエクセプションの優先度が最も低く




図 2.14 エクスプション処理シーケンス (リセットの場合を除く)

表 2.18 エクセプション処理の分類と優先度

グループ	エクセプション	処 理	優先度
0	リセット バス・エラー アドレス・エラー	エクセプション処理は、次のマイナー・サイクル (minor cycle) から始まる	
1	トレース 割込み 不当命令 特権命令違反	エクセプション処理は、次の命令の前に始められる	
2	TRAP, TRAPV, CHK, 0 による割り算	エクセプション処理は、命令の通常の実行により始まる	

なっている。グループ0の中では、リセットが最も優先度が高く、次にバス・エラー、アドレス・エラーの順になっている。グループ1の中では、トレースが割込みよりも優先度が高く、割込みは不当命令、特権命令違反よりも優先度が高くなっている。グループ2の中では1度に一つの命令しか実行できないため優先順位はない。

二つのエクセプションが同時に発生した場合、どちらのエクセプション処理を最初に行なうかは両者の優先順位によって決まる。たとえば、TRAP 命令の実行中にバス・エラーが発生した場合には、バス・エラーの処理が先に行なわれ、TRAP 命令の処理は中断される。また、Tビットが“オン”の状態で命令実行中に割込み要求が発生した場合は、トレース・エクセプションの処理が優先して最初に処理され、次に割込みエクセプションの処理が行なわれる。

2.6.4 エクセプション処理の詳細

以下では、個々のエクセプションの発生要因およびその処理内容について詳しく説明する。

(1) リセット

リセット (reset) は最も優先度の高いエクセプションである。リセット信号は、システムのイニシャライズや重大な障害からの回復を目的に設けられている。リセット信号が入力されると、進行中の処理はすべて強制的に停止され、打ち切られる。ステータス・レジスタのSビットはスーパーバイザ状態にセットされ、トレース・モードのTビットはオフとなる。割込みマスクはレベル7に

セットされる。ベクタ番号 0 が MPU 内部で生成され、メモリ（スーパーバイザ・プログラム領域）のアドレス 0 番地にセットされているリセット・エクセプション・ベクタがフェッチされる。リセット・エクセプションの場合には、プログラム・カウンタとステータス・レジスタの退避は行なわれない。

リセット・エクセプション・ベクタの最初の 2 ワードは、スーパーバイザ・スタック・ポインタのアドレスとしてフェッチされ、残りの 2 ワードは、プログラム・カウンタにセットするアドレスとしてフェッチされる。プログラム・カウンタにフェッチしたアドレスがセットされると、“リセット・ルーチン(reset routine)” の命令の実行が開始される。プログラム・カウンタにセットするアドレスは、パワー・オン/リスタートなどの処理を行なうリセット・ルーチンの先頭アドレスを指定しておけばよい。

RESET 命令では、リセット・エクセプション・ベクタのフェッチは行なわれず、外部デバイスのリセットだけが行なわれる。このように、ソフトウェアによってシステムを所定の状態にリセットしてから処理を続けることもできる。

図 2.15 に、リセット・エクセプション処理シーケンスを示す。

(2) 割込み

割込み (interrupt) には、七つの優先レベルがある。デバイスは割込み優先レベルの範囲内であれば数に制限はなく、いくらでも接続することができる。

優先レベルは 1 から 7 まであり、レベル 7 が最も優先度が高くなっている。ステータス・レジスタに現在の MPU の優先レベルを示す 3 ビットの割込みマスク (ビット 8 ~ 10) があり、現在の MPU の優先レベル以下の割込みはすべて割込みが抑止される。

割込み制御信号 ($\overline{\text{IPL0}}$, $\overline{\text{IPL1}}$, $\overline{\text{IPL2}}$) の割込みレベルをエンコードすることによって、割込み要求が MPU に伝えられる。割込みレベル 0 は、割込み要求がないことを意味している。

MPU は、割込み要求を受け取ってもすぐにエクセプション処理は実行せず、割込み要求を待機状態 (pending) とする。待機させられた割込み要求は各命令の実行と実行の間に受け付けられ、優先レベルの比較が行なわれる。割込みレベルが現在の MPU の優先レベル以下の場合には、現在の命令の処理が継続し




図 2.15 リセット・エクセプション処理シーケンス

で実行され、割込みエクセプションの処理は実行待ち状態となる。

割込みレベルが現在の MPU の優先レベルよりも高い場合は、割込みエクセプションの処理が開始される。まず最初にステータス・レジスタのコピーが回避され、S ビットが“1”にセットされてスーパーバイザ状態となる。同時にトレース・モードの T ビットがリセットされ、割込みマスク・ビットの優先レベルは受け付けた割込みの優先レベルにセットされる。MPU は、割込みをかけたデバイスから送出されたベクタ番号をフェッチする。このときの参照区分は割込みアクノリッジ参照で、受け付けた割込み優先レベルがアドレス・バス上に出力される。図 2.16 に割込みアクノリッジ・シーケンスのフローチャートを示す。外部ロジックでオート・ベクタリングを要求している場合には、割込みの優先レベルに応じて MPU 内部でベクタ番号 25～31 が生成される。外部ロジックがバス・エラーを示している場合、割込みは“スプリアス (spurious)”とみなされ、スプリアス割込みベクタを参照するベクタ番号 24 が生成される。




図 2.16 割込みアクノリッジ・シーケンス・フローチャート

それから、プログラム・カウンタとステータス・レジスタのコピーがスーパーバイザ・スタックに退避される。退避されるプログラム・カウンタの値は、割込みがなかった場合に実行されていたはずの命令を指している。つづいて、ベクタ番号で示される割込みベクタの内容がフェッチされてプログラム・カウンタへロードされ、“割込み処理ルーチン (interrupt handling routine)” の命令が実行される。

優先レベル 7 の割込みは、レベル 1~6 の場合と異なり、割込みマスク・ビットで割込みを禁止することはできない。この意味で、優先レベル 7 の割込み

は“ノン・マスカブルな割込み (non-maskable interrupt)”である。したがって、割込み要求レベルをレベル 1～6 からレベル 7 に変更するたびに割込みが発生することになる。

(3) トラップ

トラップ (trap) は命令の実行によって発生するエクセプションである。命令の実行中に MPU の異常を認めるか、あるいは、トラップを発生する命令を実行した場合にトラップが発生する。

トラップ・エクセプション処理では、はじめにステータス・レジスタがコピーされる。そして、S ビットがスーパーバイザ状態にセットされ、トレース・モードの T ビットはオフになる。トラップ・エクセプション・ベクタを参照するベクタ番号が、MPU 内部で生成される。TRAP 命令の場合は、ベクタ番号の一部は命令のオペレーション・ワードのビット 0～3 で与えられる。次に、プログラム・カウンタとステータス・レジスタのコピーがスーパーバイザ・スタックに退避される。退避されるプログラム・カウンタの値は、トラップを発生させた命令の次の命令のアドレスを指している。最後に、エクセプション・ベクタにセットされているアドレスから命令の実行が開始される。

トラップを発生させる特別な命令がいくつかある。TRAP 命令は常にエクセプションを発生させる命令で、ユーザ・プログラムにとってはシステム・コール (system call) を実現する上で有用な命令である。TRAPV, CHK 命令は、ユーザ・プログラムが実行中のエラーを検出した場合にエクセプションを発生させる命令で、算術演算のオーバフローやデータの境界値オーバを検出した場合にエクセプションを発生させる。

DIVS (signed divide), DIVU (unsigned divide) 命令では、“0”で割り算を行なうとエクセプションが発生する。

(4) 不当命令と不実行命令

正常な命令のオペレーション・ワードのビット・パターンと異なるビット・パターンの命令を、“不当命令 (illegal instruction)”と呼ぶ。命令実行中にこのような命令がフェッチされると、不当命令エクセプションが発生する。

命令のオペレーション・ワードのビット 15 から 12 までのパターンが“1010”と“1111”の命令は、特に“不実行命令 (unimplemented instruction)”として区別され、これらのパターンに個別にエクセプション・ベクタが割り当てられ

ている。これにより効率の良いエミュレーション (emulation) が可能で、オペレーティング・システムはプログラム・エラーを検出したり、ソフトウェアで不実行命令をエミュレートすることができる。

不当命令と不実行命令のエクセプション処理は、トラップの場合と同じである。MPU が命令をフェッチ、デコードすることにより不当命令、不実行命令が見つかり、エクセプション処理が始まる。まずステータス・レジスタがコピーされる。次に S ビットがスーパーバイザ状態にセットされ、トレース・モードがオフになる。そして、不当命令、不実行命令に応じてそれぞれのエクセプション・ベクタを参照するベクタ番号 4, 10, 11 が生成される。現在のプログラム・カウンタとステータス・レジスタのコピーがスーパーバイザ・スタックに退避され、エクセプション・ベクタにセットされていたアドレスから命令の実行が開始される。退避されたプログラム・カウンタの値は、不当命令または不実行命令のアドレスを指している。

(5) 特権違反

システムの安全性、信頼性を確保するためにいくつかの命令が特権命令となっている。ユーザ状態で特権命令を実行すると特権違反 (privilege violation) のエクセプションが発生する。特権命令には次のような命令がある。

```
STOP  
RESET  
RTE  
MOVE to SR  
AND (word) immediate to SR  
EOR (word) immediate to SR  
OR (word) immediate to SR  
MOVE USP
```

特権違反のエクセプション処理は、不当命令のエクセプション処理に似ている。命令のフェッチ、デコードの後で、特権違反であればエクセプション処理が開始される。ステータス・レジスタがコピーされた後で、S ビットがスーパーバイザ状態にセットされ、トレース・モードの T ビットはオフになる。そして、特権違反のエクセプション・ベクタをロードするためのベクタ番号 8 が生成され、現在のプログラム・カウンタとステータス・レジスタのコピーがスーパーバイザ・スタックに退避される。退避されるプログラム・カウンタの値は、特権違反を引き起こした命令の第 1 ワードのアドレスを示している。最後に、特権

違反のエクセプション・ベクタにセットされていたアドレスから命令の実行が開始される。

(6) トレース

68000 にはトレース (tracing) 機能があり、プログラムの開発に有効である。トレース・モードで命令を実行すると、各命令の実行後にトレース・エクセプションが発生し、テスト中のプログラムの実行をデバッキング・プログラムで簡単にモニタすることができる。

トレース機能は、ステータス・レジスタの T ビット (ビット 15) を使って実現される。T ビットがオフの場合はトレース機能は働かず、通常どおり命令を実行していく。命令の実行を開始する前に T ビットがオンの場合、命令実行終了後トレース・エクセプションが発生する。割込み受けのため命令が実行されなかった場合や、命令が不当命令あるいは特権違反の命令であった場合には、トレース・エクセプションは発生しない。また、リセット、バス・エラー、アドレス・エラーのエクセプションによって命令の実行が中断された場合も、トレース・エクセプションは発生しない。命令が実際に実行され、割込みが命令の実行終了まで待機させられている状態では、割込みエクセプションより先にトレース・エクセプションが処理される。また、命令実行中にその命令自身によってエクセプションが発生した場合は、そのエクセプション処理をトレース・エクセプションより先に行なう。上記処理の例として、トレース・モードがオンで TRAP 命令実行中に割込みが発生した場合について考えてみる。この場合は、最初にトラップ・エクセプションが処理され、次にトレース・エクセプションが、そして最後に割込みが処理される。

トレースのエクセプション処理は非常に簡単である。命令の実行終了後、次の命令の実行を開始する前にトレース・エクセプション処理が始まる。まずステータス・レジスタのコピーが作られる。次にスーパーバイザ状態にセットされ、トレース・モードがオフになりこれ以上のトレースは抑止される。トレース・エクセプション・ベクタ参照のためのベクタ番号 9 が生成され、プログラム・カウンタとステータス・レジスタのコピーがスーパーバイザ・スタックに退避される。退避されるプログラム・カウンタの値は次の命令のアドレスを指している。そして、トレース・エクセプション・ベクタにセットされていたアドレスから“トレース・ルーチン (tracing routine)” の命令の実行を開始する。

(7) バス・エラー

外部ロジックからバス・エラー (bus error) のエクセプション処理の要求が出されることによって、バス・エラー・エクセプションが発生する。MPU のバス・サイクルは中断され、MPU の処理は終了させられ、MPU はただちにバス・エラーのエクセプション処理を開始する。まずステータス・レジスタのコピーが作られる。その後で MPU の処理状態がスーパーバイザ状態にセットされ、トレース・モード・ビットはオフとなる。ベクタ番号 2 が生成され、バス・エラー・ベクタが参照される。バス・エラーのエクセプション処理が要求された時点では、MPU はバス・エラーの原因となった命令のアドレスは指していないと考えられるので、MPU のより詳細な処理内容に関する情報が必要になる。プログラム・カウンタとステータス・レジスタのコピーのほか、より詳細な情報を示す付加情報がスーパーバイザ・スタックに退避される。退避されるプログラム・カウンタの値は、バス・エラーを引き起こした命令の第 1 ワードよりも 2 ～ 10 バイト程度先に進んでいる可能性が大きい。次の命令をフェッチしている間にバス・エラーが発生した場合は、たとえそのバス・エラーを発生させた命令が “branch”, “jump”, “return” 命令であっても、退避されたプログラム・カウンタの値は現在の命令の付近のアドレスを示している。付加情報としては、MPU の処理中だった命令のオペレーション・ワードの内部コピーと、中断されたバス・サイクルによってアクセスされていたアドレスが退避される。

さらに、バス・エラー時のアクセスに関する次の情報

- i) リードかライトか
- ii) 命令実行中か否か
- iii) バス・エラーが発生したときのファンクション・コード出力の参照区分の三つの情報が退避される。ii) の MPU が命令実行中というのは、MPU がノーマル状態の場合、またはグループ 2 のエクセプション処理の場合を指しており、グループ 0 あるいはグループ 1 のエクセプション処理の場合は、命令実行中にはならない。図 2.17 にスーパーバイザ・スタックに退避される情報の構成を示す。

以上の情報は、バス・エラーの回復処理には不十分かもしれないが、ソフトウェアのエラー診断には有用な情報である。最後に MPU はバス・エラーのエ




図 2.17 エクセプション処理のときの退避データ

エクセプション・ベクタにセットされているアドレスから命令の処理を開始する。スーパーバイザ・スタックにプッシュされた情報を基に処理をどこまで継続して実行するかは、ユーザのエラー処理ルーチンの自由に任される。

バス・エラーが、バス・エラー、アドレス・エラー、リセットのエクセプション処理中に発生した場合、MPUは停止し(halted)、処理はすべて打ち切られる。MPUはメモリの内容をすべて破壊することなくシステムから切り離されるので、上記の処理によって重大なシステムの故障を簡単に検出することができる。停止中のMPUのリスタートはリセット信号(RESET)によってのみ可能である。

(8) アドレス・エラー

MPUがワード、ロング・ワードあるいは命令を奇数番地でアクセスしようとした場合、アドレス・エラー(address error)のエクセプションが発生する。アドレス・エラーのエクセプション処理は、バス・エラーの場合と同じで、バス・サイクルが中断され、MPUはその処理を中止してエクセプション処理を開始する。エクセプション処理の内容は、エクセプション・ベクタの番号(アドレス・エラーの場合は3)を除いて、スーパーバイザ・スタックに退避される情報も含め、バス・エラーの場合と同じである。また、バス・エラー、アドレス・エラー、リセットのエクセプション処理中にアドレス・エラーが発生するとMPUが停止するのも、バス・エラーの場合と同じである。

2.7 周 辺 LSI

68000 には、IPC、MMU、DMAC などのいろいろな周辺 LSI が準備されている。ここでは、それらの LSI の概略を説明する。

2.7.1 68120 インテリジェント・ペリフェラル・コントローラ(intelligent peripheral controller : IPC)

68120 IPC は、汎用のユーザ・プログラマブルな入出力コントローラである。IPC は 8 ビット CPU を中心に、システム・インタフェース、シリアル・コミュニケーション・インタフェース、21 本のパラレル入出力ライン、16 ビット・タイマ、2048 バイト ROM、128 バイト RAM、6 個のセマフォ・レジスタ(semaphore register) から構成されており、八つの動作モードがある。RAM 128 バイトと 6 個のセマフォ・レジスタは、内部 CPU と外部プロセッサの両方からアクセスすることができ、外部からのアクセスはシステム・インタフェースを通して行なわれる。

以下に、IPC の特徴を示す。

- (1) 68000 および 6809 マイクロプロセッサとバス・コンパチブル
- (2) 6800 マイクロプロセッサおよび周辺 LSI とバス・コンパチブル
- (3) 8 ビット CPU
- (4) 2 K バイト ROM、128 バイト・デュアル・ポート(dual-ported) RAM
- (5) 6 個のセマフォ・レジスタ
- (6) 16 ビット・タイマ
- (7) 21 本のパラレル入出力ラインおよび 2 本のハンド・シェイク・ライン
- (8) シリアル・コミュニケーション・インタフェース
- (9) 割込み機能、DMA 機能
- (10) ソフトウェアは 6800、6801、6802 および 6803 マイクロプロセッサと上方への互換性がある(upward compatible)
- (11) ソースおよびオブジェクト・コードは 6800、6801 マイクロプロセッサと上方への互換性がある。
- (12) 8×8 ビットの乗算可能
- (13) ソフトウェアによる制御

- ・セマフォ・レジスタ
- ・16ビット・タイマ
- ・シリアル・コミュニケーション・インタフェース
- ・パラレル入出力ポート
- ・割込み

(14) 5 ボルト単一電源

図 2.18 に IPC のピン配置, 図 2.19 にブロック図を示す.




図 2.18 IPC ピン配置




図 2.19 IPC ブロック図

2.7.2 68122 クラスター・ターミナル・コントローラ (cluster terminal controller : CTC)

68122 CTC は、ホスト・プロセッサの代わりに端末装置間のコミュニケーションを調整する働きがある。CTC は、標準的なプロトコル (protocol) で動作する端末装置のほかにも、ライン・プリンタのような出力専用の端末装置や、入力専用の端末装置のサポートも可能である。

CTC の特徴には、次のようなものがある。

- (1) ホスト・プロセッサから全機能制御可能
- (2) ブロードキャスト (broadcast) 機能で、すべての端末装置に対するテキスト (text) の自動生成が可能
- (3) ホスト・プロセッサから CTC のローカル・メモリの任意の部分のテストや変更が可能
- (4) ステータス報告機能
- (5) エコー制御 (echo control)
- (6) エラーの自動回復機能
- (7) 5 ボルト単一電源

図 2.20 に、CTC の接続概念図を示す。




図 2.20 CTC による端末装置の接続概念図

2.7.3 68540 エラー・ディテクション・アンド・コレクション・サーキット (error detection and correction circuit: EDCC)

68540 EDCC は、8 ビットおよび 16 ビットのデータ・バス上のデータをチェック/修正する機能を有しており、32 ビットへの拡張も容易に行なうことができる。EDCC には内部診断レジスタ (internal diagnostic register) が内蔵されており、診断処理モード (diagnostic operating mode) でシステム診断テストやエラーのロギング (logging)[†]を行なうことができる。

EDCC には、次のような特徴がある。

- (1) EDCC 1 個で 8 ビットおよび 16 ビットのサポート
- (2) EDCC 2 個による 32 ビット・データのサポート
- (3) 1 ビット・エラー修正, 2 ビット・エラー検出
- (4) オール“1”またはオール“0”の致命的エラーの検出
- (5) パリティ・サポート (リードおよびライト)




図 2.21 EDCC ピン配置

[†] エラーの記録。

- (6) エラー・フラグ
- (7) 柔軟性のある診断処理モード
- (8) 内部診断レジスタ内蔵
- (9) 入出力データのラッチ (latch)

図 2.21 に EDCC のピン配置を、図 2.22 に接続概念図を示す。




図 2.22 EDCC の接続概念図

2.7.4 68451 メモリ・マネージメント・ユニット (memory management unit: MMU)

68451 MMU は、68000 の 16M バイトのアドレス空間のアドレス変換とメモリ・プロテクションを行なう。MMU はバス・マスタによってアクセスされ、バス・マスタから出力されるアドレスおよびファンクション・コードに基づいて、アドレス変換とメモリ・プロテクションを行なう。

MMU には、次のような特徴がある。

- (1) アドレス空間のスーパーバイザ領域とユーザ領域への分離
- (2) ライト・プロテクションによるシステムの信頼性の向上
- (3) 効率の良いメモリ・アロケーション (memory allocation)
- (4) メモリの共有により内部プロセスのコミュニケーションができる
- (5) アドレス空間に関するプログラミングの簡略化

(6) 複数の MMU でシステムを構成することもできる

(7) ページング (paging) とセグメンテーション (segmentation) の両方をサポートする

(8) 32 セグメントの管理が可能で、各セグメントのサイズは任意である

(9) 仮想メモリ (virtual memory) サポート可能

(10) 68000 バス・コンパチブル

図 2.23 に MMU の機能別入出力信号を、図 2.24 に論理セグメントのマッピング例を示す。




図 2.23 MMU 機能別入出力信号

2.7.5 68450 ダイレクト・メモリ・アクセス・コントローラ (direct memory access controller: DMAC)

68450 DMAC により、効率の良い柔軟性のあるデータ転送が可能で、チェイニング (chaining technique) やメモリ間ブロック転送により最適なデータ転送を行なうことができる。

以下に、DMAC の特徴を示す。




図 2.24 論理セグメントのマッピング

- (1) 68000 ファミリーおよび 6800 周辺 LSI とコンパチブル
- (2) 独立な 4 組のチャネル (channel)
- (3) バイト、ワードおよびロング・ワードの各データの転送が可能
- (4) メモリ間ブロック転送
- (5) チェインド (chained) およびアンチェインド (unchained) なデータの転送のサポート
- (6) データ転送速度は最高 4 M バイト/秒
- (7) 割込みのベクタリングのサポート
- (8) プログラマブルな優先度 (priority)

図 2.25 に DMAC の機能別入出力信号を、図 2.26 に DMAC 内部のチャネルのレジスタの構成を示す。




図 2.25 DMAC 機能別入出力信号

2.7.6 68230 パラレル・インタフェース/タイマ (parallel interface/timer : PI/T)

68230 PI/T は、プログラマブルな汎用パラレル・インタフェース用デバイスで、I/O 割込みとタイマの機能を備えている。PI/T は、周辺装置の要求に応じて 68000 に割込み要求を出したり、68450 DMAC に対して DMA 要求を出したりするようにプログラミング可能である。68000, DMAC に PI/T を接続する場合、外部ロジックは不要である。

PI/T には、二つの多重モード・ダブル・バッファド (multi-mode double-




図 2.26 チャネルのレジスタ構成

buffered) I/O ポート (ポート A とポート B), 8 ビット I/O ポート, それに 24 ビットのプログラマブル・タイマのほか, 個別の割込みベクタを発生させる優先度付き割込み要求発生用のロジック (prioritization logic) が含まれている。PI/T では自動ベクタ割込み (autovectorred interrupt) もサポートできる。

以下に, PI/T の特徴を示す。

- (1) 24 本のプログラマブル入出力ライン
- (2) ポート・モード
 - ・ビット・モード
 - ・単方向 8 ビット・モード
 - ・単方向 16 ビット・モード
 - ・両方向 8 ビット・モード
 - ・両方向 16 ビット・モード
- (3) 24 ビットのプログラマブル・タイマ
- (4) 数種のタイマ・モード
- (5) 割込み優先度付きロジックを内蔵
- (6) 各要因に個別の割込みベクタ
- (7) 割込みサービス要求と DMA サービス要求のサポート
- (8) ポートおよびタイマ・ステータス・レジスタを内蔵

(9) MOVEP 命令によるレジスタの読み/書き

(10) 68000 バス・コンパチブル

図 2.27 に、PI/T の機能別入出力信号を示す。




図 2.27 PI/T 機能別入出力信号

2.7.7 68561 マルチプロトコル・コミュニケーション・コントローラ (multi-protocol communication controller: MPCC)

68561 MPCC は、68000 ファミリー用のシリアル・データ・コミュニケーション・インタフェースである。MPCC は通常の非同期転送のほか、ビットおよびバイト指向の同期転送の伝送手順 (protocol) を扱うことができる。

MPCC には、次のような特徴がある。

(1) 次の伝送手順のサポート

- ・非同期転送
- ・ビット指向同期転送 (X, 25, SDLC, HDLC)
- ・バイト指向同期転送 (BISYNC, DDCMP)

(2) 68000 との直接インタフェース

(3) MPU インタフェースは 68450 DMAC とコンパチブル

(4) セルフ・テスト・ループ・モード (self test loop mode)

(5) 全二重もしくは半二重の動作

- (6) CRC (cyclic redundancy check) キャラクタ生成およびエラー検出
- (7) 水晶発振器およびボー・レート発生器 (baud rate generator) 内蔵
- (8) ステータス報告機能
- (9) バッファ用送信/受信レジスタ内蔵
- (10) ベクタ割込みのサポート
- (11) 68000 バス・コンパチブル
- (12) 5 ボルト単一電源

図 2.28 に、MPCC の接続概念図を示す。




図 2.28 MPCC 接続概念図

参 考 書

- 1) Motorola Semiconductor Products Inc.: "MC 68000 16-Bit Microprocessor User's Manual", September (1979).
- 2) 日立製作所: "日立マイクロコンピュータ・システム HD68000 MPU (Micro Processing Unit)——暫定仕様——".
- 3) Motorola Semiconductor Products Inc.: "MC 68000 Advance Information (ADI-814)" (1979).
- 4) Motorola Semiconductor Products Inc.: "MC 68000 Course Notes (Technical Training)", January (1980).
- 5) 大淵竜太郎訳: 「68000」, bit 別冊, "16 ビット・マイクロプロセッサ", p. 173~222, 5 月, 共立出版 (1982).
- 6) 藤岡 旭: 「68000 マイクロプロセッサの動作とハードウェア・システムの設計法」, インターフェース, No. 54, p. 197~217, 11 月, CQ 出版 (1981).
- 7) 相馬孝志: 「68000 周辺回路, メモリ回路, および入出力回路の設計」, インターフェース, No. 54, p. 159~188, 12 月, CQ 出版 (1981).
- 8) Motorola Semiconductor Products Inc.: "Motorola Microprocessors Data Manual" (1981).
- 9) Motorola Semiconductor Products Inc.: "MC 68000 FAMILY".

3 章 68000 のソフトウェア

本章では、68000 のソフトウェアの概略をオペレーティング・システムとプログラミング言語の面から説明する。

オペレーティング・システムについては、ソフトウェア開発に関連して CP/M-68000 と UNIX を、応用面に関連して 68000RMS を説明する。

プログラミング言語についてはアセンブリ言語に重点をおいて説明する。ほかに、高級プログラミング言語については S-PL/H と FORTRAN を簡単に述べる。

3.1 CP/M-68000

3.1.1 CP/M-68000 の概要

(1) 概 要

CP/M-68000 (CP/M-68K) は、マイクロコンピュータの最も標準的なオペレーティング・システムとして、世界中で広く使われている CP/M[†] の 68000 版で、Digital Research 社に (株)日立製作所が協力する形で開発が進められている。

CP/M-68K の開発により、FORTRAN, Pascal, BASIC などの高級言語が手軽に利用できるようになり、これまでに高級言語を使って作成された 80 系および 8086 系の応用プログラムを、68000 でも使えるようになる。CP/M の下で動作する応用プログラムは数百種にも及ぶといわれており、それが 68000 でも利用可能となるわけで、その意味でも CP/M-68K の開発の意義は大きい。

[†] CP/M は Digital Research 社の登録商標である。

CP/M-68Kには次のような特徴がある。

i) 移植の容易さ

CP/M-68Kは、構成が異なる各種のハードウェアで動作できるよう、ディスク、コンソール、プリンタなどの物理的構成からは独立した設計となっている。すなわち、入出力装置に依存した部分は、入出力装置に依存しない部分と分離した形で設計がなされており、入出力装置に依存した部分は簡単なインタフェースで接続できるようになっている。したがって、ユーザがこれらの入出力装置の仕様に合わせたドライバ・ルーチンを組み込むことにより、CP/M-68Kは動作できるようになり、ユーザごとに構成の異なる各種のハードウェア・システムへの移植も容易に行なうことができる。

ii) 効率の良い操作性および資源の有効活用

CP/M-68Kは、コンピュータの操作を効率的に行なえるよう、また、ハードウェアの資源を有効に活用できるよう、次の機能を備えている。

- プログラムの作成と修正
- プログラムの翻訳
- プログラムのロードおよび実行
- プログラムのデバッグ
- ファイルの作成
- ファイルの複写
- ファイルの消去
- ファイルの内容の表示
- ディスク・スペースの管理
- ディスクのディレクトリの表示
- ディスクおよび周辺装置の入出力機能のサポート

iii) 今後の開発予定

CP/M-68Kに続いて、マルチタスク機能をサポートする concurrent CP/M、マルチ・ユーザ機能をサポートする MP/M-68000、ネットワーク機能をサポートする CP/NET-68000 の開発が予定されている。いずれは OA (office automation)、PWB (programmer's workbench) などのより高度な機能を実現する UNIX のサポートも実現されよう。

(2) ハードウェア構成

CP/M-68K で必要とする最小ハードウェア構成は、次の通りである。

- 68000 プロセッサ
- メモリ 128 K バイト
- フロッピー・ディスクまたはハード・ディスク
- コンソール

このほか、プリンタ、紙テープ・パンチャ/リーダ、カセットテープなども接続することができる。

(3) ソフトウェア構成

CP/M-68K のソフトウェアの構成を、図3.1に示す。




図 3.1 CP/M-68000 のソフトウェアの構成

BIOS (basic input/output system) は、ディスク、コンソール、プリンタなどの入出力を制御するドライバ・ルーチンの集りであり、入出力機器とのインタフェースに必要な最も基本的な処理を行なうプログラムである。接続する入出力装置を変更する場合は、新しく接続する入出力装置の仕様に合わせて BIOS を変更しなければならない。

BDOS (basic disk operating system) は、入出力機器との間でデータの入出力を行なうプログラムである。多くのプログラムは、BDOS の入出力機能

を用いてデータの入出力を行なう。BDOSの入出力機能は、ディスクに対する入出力と、ディスク以外の入出力機器に対する入出力に2分される。

CCP (console command processor) は、コンソールから入力される各種のコマンドを解読してコマンドの内容に応じた処理を行なうプログラムである。頻繁に使用されるコマンドに対応する処理ルーチンは、メイン・メモリに常駐して、コマンドの入力と同時にただちに処理を行なうように構成されている。

TPA (transient program area) は、CCPによってディスクからロードされたプログラムを格納するエリアで、コマンドで指定されたプログラムはこの領域に移され、実行される。

3.1.2 コマンドとファイル

CP/M-68Kが動作可能となり、コマンド入力待ちになると

A>

がコンソールに表示される。Aはアクセスしているディスクのドライブ名(装置名)で、ドライブ名としてはAのほかにB, C, ..., Pが使われる。

CP/M-68Kの標準コマンドを、表3.1に示す。コマンドはそのタイプにより、ビルトイン・コマンドとトランジェント・コマンドの二つに分けられる。ビルトイン・コマンドがCCPのメモリ領域に常駐して処理を行なうのに対し、トランジェント・コマンドはディスクからTPAにロードされて実行されるコマンドであることが二つのコマンドの大きな違いである。表3.1に示すトランジェント・コマンドのほかに、ユーザが作成したプログラムをトランジェント・コマンドとして登録、実行することもできる。

A>DIR (CR) (CR: carriage return code)

で、ドライブ名Aのディスク上の全ファイル名が表示される。

ファイル名は

<名前>.<型名>

で示され、.<型名>はファイルの種類を示す(表3.2)。たとえば、FILE1という名前のアセンブラのソース・プログラムが格納されているファイルは

FILE1.ASM

となり、FILE2という名前のオブジェクト・プログラムが格納されているファイルは

FILE2.68K

となる。また、ファイル名とともにディスクのドライブ名を指定することがで

表 3.1 CP/M-68000 コマンド

コマンド	機 能	フ ォ ー マ ッ ト
ビルトイン・コマンド	ERA ファイル名で指定されたファイルをディスクから消去する	ERA ₁ ファイル名
	DIR ファイル名で指定されたファイルのディレクトリを表示する。ファイル名を指定しない場合は、アクセスしているディスクの全ディレクトリの内容を表示する	DIR ₁ [ファイル名] (ファイル名は省略可)
	REN 旧ファイル名で指定されたファイルの名前を新ファイル名に変更する	REN ₁ 新ファイル名=旧ファイル名
	USER Pを指定しなかったとき、現在のユーザ・エリアを表示し、Pがあればユーザ・エリアをユーザ・エリアPへ変更する(ユーザ番号の変更)	USER[P]
	TYPE ファイル名で指定されたファイルの内容をコンソールに表示する	TYPE ₁ ファイル名
トランジェント・コマンド	STAT 現在割り当てられている物理装置名を表示する 割り当て可能な装置名を表示する 指定された論理装置と物理装置の対応付けを行なう 指定されたドライブを読み出し専用とする ファイルの状態(レコード・サイズ、エクステントなど)を表示する ファイルの大きさに関する情報を表示する ファイルの属性を読み出し専用とする ファイルの属性を読み書き兼用とする ファイルの属性をシステムとする ファイルの属性をディレクトリとする	STAT ₁ DEV:
		STAT ₁ VAL:
		STAT ₁ 論理装置:=物理装置
		STAT ₁ ドライブ名:=R/O
		STAT ₁ ドライブ名:ファイル名
		STAT ₁ ドライブ名:ファイル名\$S
		STAT ₁ ドライブ名:ファイル名\$R/O
		STAT ₁ ドライブ名:ファイル名\$R/W
		STAT ₁ ドライブ名:ファイル名\$SYS
		STAT ₁ ドライブ名:ファイル名\$DIR
	LO68 アセンブラや高級言語の出力したHEXファイルを機械語の実行可能な68Kファイルに変換する	LO68 ₁ {オプション名} ₂ ファイル名 ₃ <メッセージファイル名>
	ED 指定したファイル名のファイルを作成または編集する。ファイルの作成や編集はサブコマンド(表3.3)を使って行なう	ED ₁ ファイル名
	DDT 指定したファイル名をもつプログラムをTPAにロードし、デバッグを行なう。デバッグはサブコマンド(表3.4)を使って行なう。	DDT ₁ ファイル名

(表 3.1 の続き)

コマンド	機 能	フ ォ ー マ ッ ト
AS68	ソースファイルをアセンブルしてリロケータブル・オブジェクトを生成する	AS68{オプション名}ソースファイル名 {フリスティングファイル名}
SUBMIT	ファイル名で指定されたファイル内にあるコマンド群を実行する。このとき、ファイル内の仮パラメータ \$1, \$2, ... がパラメータ V1, V2, ... で置き換えられる	SUBMIT{ファイル名[V1, V2, ...]}
PIP	次の機能がある ・ファイルのコピー ・入出力装置とディスク間のデータ転送 ・複数のファイルの転送	PIP{ドライブ名:[ファイル名] =[ドライブ名:] ファイル名 ([ファイル名], [ドライブ名:] は省略可) (注)ドライブ名として LST, PUN など指定可能

表 3.2 ファイルの型名 (例)

型 名	意 味	型 名	意 味
ASM	アセンブラ・ソース	C	C 言語ソース
HEX	絶対アセンブラ出力	CRL	C コンパイラ・オブジェクト
PRN	リスト	MAC	相対アセンブラ・ソース
68K	実行形式	REL	相対アセンブラ・オブジェクト
BAK	エディタ・バックアップ用	CRF	クロス・レファレンス付きリスト
SUB	SUBMIT ファイル	FOR	FORTRAN ソース
BAS	BASIC ソース	COB	COBOL ソース
INT	インタプリタ・コード		

きる。ドライブ名がBの場合、上記のファイルは

B: FILE1.ASM

B: FILE2.68K

となる。たとえば

A>B: FILE2 (CR)

で、ドライブB上の FILE2.68K ファイルにあるプログラムが実行される。

ファイル名の指定では、<名前>と<型名>にワイルド・カード (wild card) を使用することができる。これを使えば

FILE1.*は FILE1 の名前をもつすべてのファイル

*.ASM は ASM の型名をもつすべてのファイル

を示す (“*”がワイルド・カードである)。したがって、ASM の型名をもつ

すべてのファイル名の表示を指示するコマンドは

A>DIR *.ASM (CR)

となる。また

A>PIP A:=B:FILE*.* (CR)

というコマンドは、ドライブBに格納されているFILEで始まる名前のすべてのファイルを、ドライブAに転送するコマンドで

A>PIP A:=B:FILE1.ASM (CR)

A>PIP A:=B:FILE2.68K (CR)

.....

の一連のコマンドと同じ意味になる。

次に、プログラム（アセンブラ）を作成する場合を考えてみる。まずエディタでアセンブラによるソース・プログラムのファイルを作成する。作成に当たってはサブコマンド（表3.3）を使用する。

A>ED PROG1.ASM (CR)エディタの起動 (PROG1.ASM はファイル名)
 NEW FILEPROG1.ASM ファイルの生成 (新しいときこう表示する)
 *I (CR)プログラムの挿入
 } プログラム
 }
 ^Z挿入終了 (^ZはコントロールZ)
 *E (CR)エディタの終了、ファイルへ書き込む

次に、アセンブルは

A>ASM PROG1 (CR)

で指示する。これにより、PROG1.ASM ファイルのアセンブルが行なわれ、結果はA:PROG1.HEX ファイルに出力される。アセンブルの結果をデバッ

表 3.3 EDのサブコマンド

サブコマンド	機 能	サブコマンド	機 能
B	カーソルを先頭に位置させる	I _S ^ Z	Sを挿入
-B	カーソルを最後に位置させる	F _S	Sを捜す
±nL	カーソルをn行移動する	S _{S1} ^ Z _{S2}	S1をS2に置き換える
±nC	カーソルをn文字移動する	V	行番号を付加する
±nT	n行表示	n:	カーソルをn行に位置させる
±nK	n行消去	E	エディタの終了
±nD	n文字消去		

^ZはコントロールZを意味する

表 3.4 DDT のサブコマンド

サブコマンド	機 能
L n, m	n 番地から m 番地のメモリの内容を記号命令で表示
D n, m	n 番地から m 番地のメモリの内容を16進で表示
X	レジスタの内容を表示
X r	レジスタ r の内容を変更
T n	n 命令をトレース実行
G n, m	n 番地から m 番地まで実行
M a, b, c	a 番地から b 番地の内容を c 番地以降にコピー

グするには、DDT (dynamic debugging tool) を起動して、サブコマンド (表 3.4) を使って行なう。

デバッグの終了したプログラムは

A>LOAD PROG1 (C)

のコマンドで機械語の PROG1.68K ファイルが作成され、コマンドで直接実行可能なプログラムとなる。

3.1.3 BDOS の機能

CP/M-68K の入出力は、BDOS (basic disc operating system) を構成する各入出力サポート・ルーチンにより実行される。表 3.5 に主な入出力サポート・ルーチンを示す。これらの入出力サポート・ルーチンのコールは

MOVEQ.L #<FC>, D0	機能コード (function code) をセット
MOVE.L #<parameter>, D1	パラメータをセット
TRAP #2	

で行なう。入出力サポート・ルーチンからのリターン情報は、レジスタ D0 にセットされている。

CP/M-68K で扱う入出力装置は、ディスクを除くと、コンソール、リーダ、パンチャ、リストの 4 種類に限定されている。コンソールはキーボードとディスプレイ、リストはプリンタ、リーダとパンチャは紙テープが標準入出力装置として想定されている。これらの標準として想定された入出力装置に対し、実際に入出力を行なう装置は BIOS で変更可能であり、この意味で標準としての入出力装置は論理装置 (logical device) と考えることができる。論理装置と物理装置 (physical device) との対応は、IO バイト (IO BYTE) と呼ぶ 1 バイトのインディケータで行なう (表 3.6)。

表 3.5 BDOS の入出力サポート・ルーチン

機能コード	意味	機能	パラメータ	リターン情報
0	システム・リセット	CP/M-68K システム (CCP) へ制御を渡す。CCP は、ディスク・ドライブ A の選択およびディスク・システムのイニシャライズを行なう		
1	コンソール入力	コンソールからの入力をレジスタ D0 に格納する		ASCII 文字
2	コンソール出力	ASCII 文字をコンソールへ出力する	ASCII 文字	
3	リーダ入力	リーダ (論理装置) からの入力をレジスタ D0 に格納する		1 バイト・データ
4	パンチャ出力	パンチャ (論理装置) の出力	1 バイト・データ	
5	リスト出力	リスト (論理装置) の出力	ASCII 文字	
6				
7	I/O バイト 取出し	IO バイトの値をレジスタ D0 に格納する		I/O バイト
8	I/O バイト 変更	IO バイトの値を指定された値に変更する	I/O バイト	
9	コンソールへの連続文字出力	出力バッファに格納されている文字列のコンソールへの出力。文字列の最後を示す "\$" まで出力する	出力バッファのアドレス	
10	コンソールからの連続文字入力	コンソールから入力された文字列を入力バッファに格納する	入力バッファのアドレス	ASCII 文字列
11	コンソールの入力チェック	コンソールの入力データの有無のチェック		入力なしのとき 0
12				
13				
14	ディスク選択	指定された番号のディスクを以後のファイル操作の標準ディスクとする	ディスク・ドライブ番号	
15	ファイル・オープン	指定されたファイルを利用可能状態とする	FCB の番地	ディレクトリ内のファイル番号
16	ファイル・クローズ	ディスクのディレクトリに最新の FCB の内容を格納する	FCB の番地	ディレクトリ内のファイル番号
17				
18				
19	ファイルの消去	FCB で示されたファイルを消去する	FCB の番地	
20	1 レコード・リード	ファイルから 128 バイトのデータを読み込み、DMA アドレスで示されるメモリに格納する	FCB の番地	0: 正常終了 1: ファイル終了 2: 存在しない
21	1 レコード・ライト	DMA アドレスで示される 128 バイトのデータを FCB で示されるファイルへ書き込む	FCB の番地	0: 正常終了 1: 領域不足 255: ディレクトリ不足
22	ファイルの作成	ディレクトリとメモリのイニシャライズを行ない、データの無いファイルを作成する	FCB の番地	ディレクトリ内の番号 255: ディレクトリ不足

(表 3.5 の続き)

機能コード	意味	機能	パラメータ	リターン情報
23	ファイル名の変更	ファイル名を新しいファイル名に変更する	FCBのアドレス 新しいファイル名 (FCBの EX 以降 の 8 バイトにセッ ト)	255: 変更するフ ァイルが存 在しない
24				
25	選択されている ディスク番号の 取出し	現在選択されている標準ディス ク・ドライブの番号を取り出す		ディスク・ドライ ブ番号
26	DMA アドレス・ セット	DMA アドレスのセット	DMA アドレス	
27				
28				
29				
30				
31				
32				
33	ランダム・レコ ード・リード	FCB で指定されたレコード番 号のレコードを読み込み、DMA アドレスで示されるメモリに格 納する	FCB のアドレス	0: 正常終了 1: ファイル終了 2: 存在しない
34	ランダム・レコ ード・ライト	FCB で指定されたレコード番 号のデータをファイルに書き 込む。データは DMA アドレス で示されるメモリに格納されて いる	FCB のアドレス	0: 正常終了 1: 領域不足 255: ディレクトリ 不足
35	レコード数の取 出し	FCB の 33~35 バイトに次にエ ンド・オブ・ファイルとなるレ コード番号をセットする	FCB のアドレス	
36				
37				
40				
46				
50	BIOS コール	ユーザ・プログラムから直接 BIOS の機能ルーチンをコール する。パラメータ・ブロックの 構成は次の通り	パラメータ・ブロ ックのアドレス	BIOS コールの結 果
		<div>BIOS 機能コード (2 バイト)</div> <div>パラメータ 1 (4 バイト)</div> <div>パラメータ 2 (4 バイト)</div>		
59	プログラム・ロ ード	パラメータ・ブロックで示され たプログラムを指定アドレスに ロードする パラメータ・ブロックの構成は 次の通り	パラメータ・ブロ ックのアドレス	
		<div>プログラム・ファイルの FCB</div> <div>ロード・トップ・アドレス</div> <div>ロード・エンド・アドレス</div>		

表 3.6 IOバイト

	7	6	5	4	3	2	1	0
	list		punch		reader		console	
					0	1	2	3
list (リスト)	TTY				CRT	LPT	UL1	
punch (パンチャ)	TTY				PTP	UP1	UP2	
reader (リーダ)	TTY				PTR	UR1	UR2	
console (コンソール)	TTY				CRT	BAT	UC1	
TTY : teletypewriter					LPT : line printer			
UL : user list					PTP : paper tape puncher			
UP : user puncher					PTR : paper tape reader			
UR : user reader					BAT : batch			
UC : user console								

情報を付加した構成となっている。ディレクトリはディスクのディレクトリ領域に格納されており、ファイル操作の前にメモリにロードされる（ファイル・オープンおよびファイル作成時）。メモリにロードされたディレクトリは、ファイル操作が行なわれるにつれて内容が更新され、ファイルのクローズ要求でディスクのディレクトリ領域に格納される。

ファイルは、ディスク上では1Kバイトのブロック単位に確保され、メモリとのデータの転送は、128バイトのレコード単位で行なう。ディレクトリでは、各ファイルに対し16バイトのディスク・アロケーション・マップ (disc allocation map) を用意し、合計16Kバイトの領域を記憶することができる。16Kバイトで領域が不足するときは、ディレクトリの“EX”バイトを使って領域を

表 3.7 BIOS の機能ルーチン

機能コード	名 称	機 能
0	INIT	ローグから制御を受け取り、次の処理を行なった後でCCPに制御を渡す <ul style="list-style-type: none"> ・システム・ロードの終了を示すメッセージの出力 ・標準ディスクとしてディスク・ドライブAを選択 ・システム・パラメータのセット
1	WBOOT	システム・パラメータのイニシャライズ後、CCPへジャンプする
2	CONST	コンソールのキー・イン・データの有無に応じてレジスタD0にステータスをセットする
3	CONIN	コンソールからのキー・イン・データをレジスタD0に読み込む
4	CONOUT	レジスタD1にセットされているデータをコンソールへ出力する
5	LIST	レジスタD1にセットされているデータを現在割り当てられているリストへ出力する
6	PUNCH	レジスタD1にセットされているデータを現在割り当てられているパンチャへ出力する
7	READER	現在割り当てられているリーダからレジスタD0にデータを読み込む。エンド・オブ・ファイルはコントロール-Z (\$1A) でリターンする
8	HOME	現在選択しているディスク・ドライブのヘッドをトラック0へ移動
9	SELDISK	レジスタD1にセットされている値に従ってディスク・ドライブを選択。D1=0, 1, 2, ..., 15に従ってドライブA, B, C, ..., Pを選択する
10	SETTRK	レジスタD1にセットされている値をトラック番号とする
11	SETSEC	レジスタD1にセットされている値をセクタ・アドレスとする
12	SETDMA	レジスタD1の値をディスク・データ転送時のDMAアドレスとする
13	READ	1セクタのデータを読み込む。エラーが発生したときレジスタD0に1, 正常のときは0をセットしてリターンする
14	WRITE	1セクタのデータを書き込む。エラーが発生したときレジスタD0に1, 正常のときは0をセットしてリターンする
16	SECTRAN	論理セクタ・アドレスを物理セクタ・アドレスに変換する
19	GETIOBYT	レジスタD0に現在のIO BYTEをセットしてリターンする
20	SETIOBYT	レジスタD1の値を新しいIO BYTEとする

拡張することができる。

3.1.4 BIOSの機能

CP/M-68Kをそれぞれのシステムに移植するには、システムの仕様に合わせてBIOS (basic I/O system) を変更しなければならない。

BIOSは、BDOSと同じく、種々の機能ルーチンから構成されており、これらの機能ルーチンのコールは

MOVEQ.L #<FC>, D0	機能コード (function code) をセット
MOVE.L #<parameter>, D1	パラメータをセット
TRAP #3	

で行なう。パラメータの受渡しさが二つ以上の場合には、必要に応じてレジスタD2, D3, …を使う。表3.7に、BIOSの機能ルーチンの主なものを示す。

3.2 UNIX†

3.2.1 UNIXの概要

16ビット・マイクロコンピュータのオペレーティング・システムとして、UNIXが注目されている。UNIXは、アメリカのBell研究所が開発したコンパクトなTSSオペレーティング・システムである。開発当初はミニコンピュータPDP-11用に開発されたが、マイクロコンピュータの性能がかつてのミニコンピュータの性能を凌駕するに及んで、UNIXがマイクロコンピュータ用の高級オペレーティング・システムとして脚光を浴びるようになった。

(1) 代表的なUNIXシステム

Bell研究所のトンプソン(K. Thompson)によりUNIXが開発され始めたのは、1969年であった。最初はPDP-7用の単一ユーザ向けシステムであったが、ついでPDP-11/20用のUNIXが開発され、1973年にはそれまでアセンブラで書かれていたUNIXの大部分が、一部を除いて高水準言語Cで書き直された。現在ではUNIXの種類もいろいろに分かれてはいるが、UNIXが使いやすい気の利いたシステムとして高い評価を受けていることには変わりはない。

表3.8に、代表的なUNIXシステムを示す。

† UNIXはBell研究所の登録商標である。

表 3.8 代表的な UNIX システム⁴⁾

	16 ビット用				32 ビット用
UNIX のバージョン 発 表 年	MINI-UNIX	V6 1976	V7	PWB 1976	32V/4.1BSD 1981
最 下 位 CPU	PDP-11/10	PDP-11/34	PDP-11/45	PDP-11/45	VAX-11/750
最 小 記 憶	56 KB	96 KB	256 KB	192 KB	512 KB
OS 領 域	24 KB	40 KB	96 KB	96 KB	
最 大 端 末 数	4	40	40	48	

KB: キロ・バイト

68000 で使える UNIX システムとしては、Microsoft 社の XENIX (V7 相当)、Unisoft 社の UNIX VIII (V7+PWB 相当)、Cromemco 社の CROMIX、Motorola 社の SYSTEM V/68 などがある。

(2) UNIX の特徴

以下に UNIX の特徴を示す。

- i) UNIX のファイル・システムはきわめて簡単で、ファイル編成、レコード長、ブロック長、サイズなどの概念は一切必要ない。ファイルは単なる文字列の集りであり、ファイルのディレクトリ (directory) はトリー構造となっている。
- ii) 入出力装置とファイルが全く同格に扱われる。端末のキーボードの入力の代わりにファイルから入力させたり、出力を端末のディスプレイやプリンタに出す代わりにファイルへ出したりすることが簡単にできる。
- iii) コマンドはシェル (shell) と呼ばれるインタプリタ (interpreter) で解釈される。コマンドとしては、プログラム (メモリに格納されるバイナリ・イメージ) のファイル名や、いくつかのコマンドを入れたコマンド・ファイル名も許される。また、コマンド自身を一種のプログラム言語として扱うことができ、if ... then ... else ... , while ... do ... done ... などの構文も使用できる。したがって、いろいろなコマンドを組み合わせ、新しいコマンドを作ることにも簡単にできる。
- iv) フィルタ (filter) と呼ぶコマンドを連続して実行させるとき、コマンド間のデータの受渡しは、パイプと呼ばれるファイルを経由して自動的に行なわれる。

```
command1 | command2 | command3
```

の“|”記号が、コマンドの間をつなぐファイルを表わす。“|”があると、コマンドの出力はパイプに入り、次のコマンドへの入力パイプから入力され、ファイル名はいちいち指定する必要がない。

- v) コマンドの同時並行処理の指定が可能である。

`command1 & command2`

と入力すると、`command1` の処理と並行して同時に `command2` の処理が行なわれる。

- vi) UNIXの大部分が高水準言語Cで書いてあり(C約1万行、アセンブラ約1000行)、保守や変更が容易である。

- vii) いろいろなプログラミング言語やユーティリティ・プログラム (utility program) が用意されている。

●C, FORTRAN77, BASIC, ALGOL68, Pascal, APL, SNOBOL

●アセンブラ、リンクローダ、シンボリック・デバッガ

●テキスト・エディタ、清書プログラム

など

- viii) 使用文字は小文字がベースとなっている。

3.2.2 UNIXのファイル・システム

UNIXにおいてファイル・システムの果たす役割は重要である。ファイル・システムの構成はきわめてシンプルで、ユーザの側から見たとき、ファイルは、通常のファイル、ディレクトリ、特殊ファイルの3種類に分けて考えることができる。

通常のファイルでは、システムがファイルの中身に特別な構造を規定することとは一切ない。ユーザは、必要に応じてどんな情報でもファイルに格納しておくことができる。たとえば、テキスト・ファイルは単なる文字列の集りで、行単位に改行文字で区切ったものであるし、バイナリ・プログラム (binary program) のファイルは、プログラム実行時のメイン・メモリ上のプログラムをそのままファイルに並べただけのものである。オブジェクト・プログラム (object program) のように、特別なフォーマットを必要とするものもあるが、このようなファイルは、コンパイラやアセンブラが特別なフォーマットのファイルも作り出し、ローダ (loader) がその特別なフォーマットのファイルを受け付けるようになっている。すなわち、ファイルの構造を制御するのはあくまでもプロ

グラムであり、システムではないということである。

ディレクトリ (directory) は、ファイルの名前 (長さ 14 文字以下の文字列) とファイルの実体とを対応付けるためのものであり、その構造はツリー構造 (rooted tree) となっている (図 3.3)。通常のファイルおよび特殊ファイルはすべてこのツリー構造の末端につながる。UNIX では、ユーザのファイル全体のためのディレクトリがユーザごとに一つずつあり、さらにユーザがそのディレクトリの中に下位のディレクトリを作って、その下でファイルを一括して扱うこともできる。ディレクトリは通常のファイルと全く同様に処理されるが、ディレクトリの内容 (ファイル名とポインタ) はシステムだけが変更できるようになっている。しかし、許可が与えられれば、ユーザもディレクトリの内容をファイルと同様に読むことができる。




図 3.3 ディレクトリのツリー構造

システムに対するファイル名の指定は、パス・ネーム (path name) により行なうのが一般的である。パス・ネームとは、“/” で区切ってディレクトリ名を並べ、最後がファイル名で終わるような形の文字列である。パス・ネームが“/” で始まっているときは、ルート・ディレクトリ (root directory) の中から探し始める。たとえば

/alpha/beta/gamma

というパス・ネームならば、ルート・ディレクトリの中で alpha というディレ

クトリを探し、次のその alpha の中から beta を探し、最後に beta の中から gamma というファイルを探す。gamma は通常のファイルでも特殊ファイルでもよく、どちらでもかまわない。“/” はディレクトリのツリー構造の階層を示す区切り記号であるが、“/” 単独で用いられたときは、特にルート・ディレクトリ自身を示している。“/” で始まっていないパス・ネームが指定されたときは、ユーザのカレント・ディレクトリ (current directory) の中を探す。たとえば

beta/gamma

というパス・ネームは、カレント・ディレクトリの下位のディレクトリである beta の中の gamma というファイルを示している。

各ディレクトリには、少なくとも二つの名前が必ず登録されている。そのうちの一つは“.”という名前で、そのディレクトリ自身を指している。したがって、カレント・ディレクトリの完全なパス・ネームを知らなくても、プログラムは“.”を使ってカレント・ディレクトリを読むことができる。もう一つの名前は“..”で、これは、そのディレクトリを作成したときに登録した親ディレクトリを指している。個々のディレクトリは、“.”と“..”を除けば、自分以外のただ一つの親ディレクトリの中に登録されている。

特殊ファイルは UNIX に特徴的なファイルであり、システムに接続されている入出力装置がそれぞれ特殊ファイルに対応するようになっている。特殊ファイルすなわち各入出力装置に対しては、通常のファイルと全く同様に入出力を行なうことができる。個々の特殊ファイルは、通常のファイルと同様にどのディレクトリからリンクしてもよいが、普通は“/dev”というパス・ネームのディレクトリに登録される。したがって、磁気テープに書くときは、/dev/mt というファイルに書けばよいことになる。特殊ファイルは、通信回線、ディスク、磁気テープおよびメイン・メモリに対応するものが存在する。

図3.4に、UNIX のファイル・システムの内部構成を示す。ディレクトリのリンク (ファイルを登録する場所) には、ファイルの名前とファイルのポインタの二つが書かれている。ポインタは i-number (index number) と呼ばれる整数で、システム・テーブル i-list のインデックスとして使われる。i-list はディレクトリが存在するのと同じディスク上の決められた場所に格納されている。i-list のそれぞれの要素はファイルの i-node と呼ばれ、ファイルの所有者のユーザ番号とグループ番号、ファイルの保護ビット、ファイルの実体が格納され




図 3.4 ファイル・システムの内部構成

ているディスク上のアドレスなどの情報がセットされている。

ファイル・システムのディスク・スペースは、512バイトを1ブロックとするブロックに分けられていて、0から論理的なアドレスが付けられている。各ファイルのi-nodeには、ディスク上のアドレスをセットするエリアが13個あり、通常のファイルとディレクトリでは、その最初の10個にファイルの先頭の10ブロックのアドレスがセットされる。ファイルが10ブロック（5Kバイト）より大きいときは、11番目が間接ブロックのアドレスを指し、その間接ブロックには、ファイルの後続のブロック・アドレスが128個セットされる。さらに大きなファイルの場合は、12番目に2重間接ブロックのアドレスがセットされ、その2重間接ブロックには128個の間接ブロックのアドレスがセットされ、それぞれが128個のブロック・アドレスを指すようになる。さらに大きな場合は、13番目に3重間接ブロックのアドレスがセットされる。以上のようにして、ファイルは論理的には最高約11憶バイトまでのファイル・スペースを確保することができる。

一方、ファイルが特殊ファイルの場合は、i-nodeのアドレス用の13個のエリアのうち先頭の1個のみが有効で、その1個で装置名を指定する。

3.2.3 シェル

UNIXでユーザとシステムのやりとりを行なうのが、コマンド・インタプリタ (interpreter) のシェル (shell) である。シェルはユーザからの入力を読み、その指示に従って他のプログラムを起動するプログラムである。

ユーザが入力するコマンド行の最も簡単な形は

```
command arg1 arg2 .....
```

で、コマンド名の後に引数が並んだものである。コマンドと引数、引数と引数の間の区切り記号はスペースである。command は一般にパス・ネームの形をとり、“/”を含んでいてもよい。したがって、ファイル名もコマンドとして指定することができる。

シェルは、commandで示される名前のファイルをカレント・ディレクトリから探し、commandが見つければ、その内容をメイン・メモリに読み出して実行する。コマンドはシェルから引数を受け取り、処理を行なう。コマンドの処理が終了すると、シェルに再び制御が戻り、プロンプト文字（通常は\$）を出力して次のコマンドの入力を待つ。commandというファイルが見つからなか

った場合、シェルはあらかじめ指定された順序で他のディレクトリ（たとえば、一般ユーザ用のコマンドを登録しておくディレクトリなど）を探す。

シェルによって起動されたプログラムは、ファイル番号 0, 1, 2 で示される三つのファイルがオープンされた状態で実行を開始する。ファイル番号 0 が標準入力、ファイル番号 1, 2 が標準出力で、標準入力は端末のキーボードに、標準出力は端末のディスプレイ（またはプリンタ）に割り当てられている。

シェルはファイル番号 0, 1 で示されるファイルを、“<”や“>”を使って端末のキーボードやディスプレイ以外のファイルに割り当てることもできる。たとえば

```
ls
```

というコマンドでは、カレント・ディレクトリの中のファイル名のリストをディスプレイに出力する。これに対して

```
ls >listfile
```

というコマンドでは、listfile というファイルを作り、リストイングをそのファイルに対して行なう。すなわち、>listfile という引数は“出力をファイル listfile に対して行なえ”という意味になる。また

```
ed <sourcefile
```

というコマンドの引数 <sourcefile は、キーボードからではなく“ファイル sourcefile から入力せよ”という意味になる。

ファイル番号 2 は、ファイル番号 1 と同じく標準出力であるが、エラー・メッセージの出力に使うので、他のファイルに切り替えられることはなく、端末のディスプレイに割り当てられたままである。

表 3.9 に、入出力の切替えを示す。

標準入出力の拡張としてパイプラインの機構がある。これは“|”で区切ったコマンド列が与えられた場合、“|”の左側にあるコマンドの標準出力が、パイ

表 3.9 入出力の切替え

引 数	標準入力	標準出力
指定なし	キーボード	ディスプレイ
>	キーボード	ファイル
<	ファイル	ディスプレイ
< >	ファイル	ファイル

プ (pipe) と呼ぶファイルを通して“|”の右側にあるコマンドの標準入力となる機構のことである。パイプと呼ぶファイルの作成、消去はシステムで自動的に行なわれ、ユーザが意識する必要は全くない。たとえば

```
ls | pr -2 | opr
```

—— 入力をオフライン出力用ファイルにスプールする
 —— ページ分けて、タイトルを付けて印刷する
 (—2の引数は2列に分けて出力することを意味する)
 —— カレント・ディレクトリのファイル名のリストを作る

というコマンド列は，“|”を使わずに書くと次のようになる。

```
ls    >templ
pr    -2 <templ >temp2
spr   <temp2
```

prのように、パイプラインを表わす“|”の次に書けるコマンドは、フィルタ (filter) と呼ばれる。

シェルでは、コマンドの連続処理と並列処理が可能である。複数のコマンドを“;”で区切って同じ行に入力すると、それらのコマンドは出現順に連続して実行される。たとえば

```
ls; ed
```

というコマンド入力では、まずカレント・ディレクトリの内容を出力し、次にエディタの処理が行なわれる。また、コマンドの後に“&”を付けて入力すると、シェルはコマンドの終了を待たずにすぐにプロンプト文字を出力して、次のコマンドの入力待ち状態になる。たとえば

```
as source >output &
```

が入力されると、sourceのアセンブルを開始するが、このアセンブル処理とは無関係にシェルはすぐにコマンド入力待ち状態となる。“&”は1行の中で2回以上使うことも可能で

```
command1 & command2 & command3
```

と入力すると、同時に三つのコマンドが実行される。このほか、()を使うことも可能で、たとえば

```
(date; ls)>x &
```

と入力すると、最初に日付と時刻、次にカレント・ディレクトリのリストがファイルxに書かれる。この場合もコマンドの終了を待たずにシェルはすぐにコ

表 3.10 UNIX の代表的コマンド例⁴⁾

	コ マ ン ド	機 能	備 考
一 般 コ マ ン ド	date	日付, 時刻を表示	
	echo string	文字列をそのまま表示	
	login username	システムの使用開始を宣言	
	ls-l	ディレクトリのファイル名をリスタンピングして表示	
	man	マニュアルを表示	
	pwd	カレント・ディレクトリのパス・ネームを表示	
	sleep 5	5 秒間処理を休止	
	time command	指定されたコマンドの実行時間を測る	
	who	現在使用中の TSS ユーザのリストを表示	
フ ァ イ ル 関 連 コ マ ン ド	cat file	ファイルの内容を表示	フィルタ
	cmp file1 file2	ファイルを比較し異なる部分を出力	
	comm file1 file2	ファイルを比較し一致する部分を出力	フィルタ
	cp file1 file2	ファイル 1 をファイル 2 にコピー	
	ed file	指定されたファイルのエディション	フィルタ
	grep expr file	ファイルの中から文字列を探す	フィルタ
	mv file1 file2	ファイル名を変更	
	pr -2 file	ファイルを 2 カラムにプリント	フィルタ
	rm file	指定されたファイルを削除	
	sh file	指定されたファイル名のコマンド・ファイルを実行	フィルタ
	sort file	指定されたファイルの内容をソート	フィルタ
	split -3 file	ファイルを 3 行ずつに分割	
	sum file	指定されたファイルの内容のチェック・サム	
	unig file	隣り同士同じ行は 1 行にまとめる	フィルタ
	wc file	指定されたファイルの行数, 語数, 字数をカウント	フィルタ

マンド入力待ち状態となる。

表 3.10 に, UNIX の代表的なコマンドの例を示す。

3.3 68000 RMS

3.3.1 68000 RMS の概要

68000 RMS (real time monitor system) は, プロセス制御を中心とする広範な分野の応用システムにおいて, リアルタイム処理およびマルチ・プログラミング (multiprogramming) 機能を容易に実現することを目的としたスーパーバイザ・プログラム (supervisor program) である。RMS は, HD68000 シングル・ボード・コンピュータ (H680SB01) およびモニタ・ボード (H680MN01)

で使用されるファームウェア (EPROM HN462732×6個) として (株) 日立製作所から提供されている。

(1) RMS の機能

RMS の主な機能には、次のようなものがある。

- タスク (RMS が管理するユーザ・プログラムの単位) に付けられた優先順位に従って、タスクの起動スケジューリングを行なう。
- RMS は、プロセスの変化に伴って発生する割込み信号や入出力データの転送の待ち時間を利用して、複数のタスクの同時処理を行なう。
- タスク制御マクロ命令によって、タスクの動作を自由に変更することができる。
- タスク間の同期 (synchronization) と連絡を行なうことができる。
- タスク間でメッセージの送信/受信が可能である。
- ACIA (HD46850 asynchronous communication interface adapter) およびプリンタの入出力制御を行なう。ユーザ独自の入出力装置については、ユーザの作成したドライバ・ルーチンを RMS に組み込むことにより簡単に制御できる。この ACIA はデータフォーマッティングや制御を行なう LSI で、そのコントロールレジスタはプログラム可能である。
- ユーザは、割込み分析、入出力制御、マクロ命令、イニシャライズ用の各プログラムを作成し、RMS に組み込むことができる。
- ソフトウェア・タイマが利用できる。
- オンライン・デバッグが可能である。

(2) RMS のプログラム構成

図 3.5 に、RMS のプログラム構成を示す。

i) 外部割込み処理

入出力装置やタイマなどの割込みを分析して、それぞれの割込みに対応したプログラムの処理を実行する。RMS が備えている割込み処理機能以外の処理が必要であれば、必要な割込み処理プログラムを作成して RMS に組み込めばよい。これを RMS の一部として実行することができる。

ii) エクセプション割込み処理

バス・エラー、アドレス・エラー、ゼロによる割り算などによって発生するエクセプションに対し、エクセプション割込み処理を実行する。




図 3.5 RMS のプログラム構成

iii) タスク制御マクロ処理

タスクから発行されるタスク制御マクロ命令の処理を行なう。

iv) 入出力マクロ処理

タスクから発行される入出力マクロ命令の処理を行ない、入出力を要求された装置の入出力制御プログラム（ドライバ・ルーチン）に制御を渡す。

v) 入出力制御処理

入出力データの転送や入出力に伴って発生するエラーの処理を行なう。RMSでは、ターミナル・コンソールとプリンタ用の入出力制御プログラムを標準としてっており、他の入出力装置に対しては、対応する入出力制御プログラムを作成してRMSに組み込むことにより、RMSの入出力マクロ命令で入出力処理を行なうことができる。

vi) タスク管理

タスクの状態を管理し、タスクの優先順位に従ってどのタスクを実行させるかを決定し、タスクを起動する。

vii) ユーザ拡張マクロ処理

RMSのマクロ命令以外に、ユーザ専用のマクロ命令を作成してRMSに組み込むことができる。

viii) システム・タスク

システム・タスクは、コンソールから入力されるコマンドの処理を行なう。

i), v), viii) のようにRMSに各種制御プログラムを組み込めるが、その際どんな割込みが使えるかなどについては十分注意してほしい。

(3) メモリ・マップ

RMSのメモリ・マップの例を図3.6に示す。




図 3.6 RMS メモリ・マップ例

3.3.2 RMSの機能と構造

(1) 割込みとRMSの構造

i) 割込み

割込みとは、MPUの処理とは無関係に非同期に発生するある要因によって、それまで実行中の処理を中断してその要因に対応するプログラムに制御を渡す機能で、RMSでは割込みを次のような目的で使っている。

① IRQ (interrupt request)

IRQ割込みには、レベル1からレベル7までの割込みがある。レベル1～6の割込みには、入出力割込み、プロセス割込み、タイマ割込みなどがあり、ステータス・レジスタの割込みマスク・ビットで割込みをマスクすることができる。これに対し、レベル7の割込みはノン・マスクابل (non-maskable) な割込みとして利用することができる。

② TRAP

TRAP命令による割込みである。TRAP割込みにはTRAP 0からTRAP 15までがあり、TRAP 0、TRAP 1はRMSのマクロ命令コールに利用されている。TRAP 2～15はユーザ用で、タスク内のソフトウェア割込み、あるいは、TRAP処理タスクの処理依頼に使われる。

③ RESET

リセット割込みで、RMSはパワーオン時のシステム起動を行なう。また、RMSのイニシャライズにも利用できる。

④ その他の割込み

上記以外にも、バス・エラー、アドレス・エラー、不当命令、ゼロによる割り算、CHK命令、TRAPV命令、特権違反、ライン1010および1111エミュレータの割込みがある。RMSではこれらの割込みに対し同一処理を行なっている。これらの割込みは、システムの異常やタスクの異常検出に利用することができる。

なお、スプリアス (spurious) およびトレースの割込みはRMSで使用しているの、ユーザは使用できない。

ii) RMSの割込み処理

① IRQ割込み

a) オート・ベクタ割込み (ベクタ番号25～31)

オート・ベクタ割込みが発生すると、RMSはシステム・テーブルで定義さ

れた割込み要因テーブルに従って割込み要因を調べ、それぞれの要因に対応する処理を行なう。

- タイマ割込み：SBC ボード上のプログラマブル・タイマ (HD46840 PTM) からの割込みで、時刻の更新、時間経過によるタスクの起動などの処理を行なう。
- 入出力装置からの割込み：入出力転送の終了処理、次のデータの転送処理、タスクの起動処理などを行なう。
- プロセス割込み：PIA (HD46821 peripheral interface adaptor) からの割込みに対し、割込み要因に対応するタスクの起動処理やイベントの発生処理を行なう。この PIA は、2 個のコントロールレジスタをもつ LSI である。
- その他の割込み：割込み要因テーブルで指定されているユーザ作成の割込み処理プログラムに制御を渡す。

b) ユーザ・ベクタ割込み

オート・ベクタ以外の割込みは、RMS を介さずに割込みの発生から直接ユーザ・プログラムへ制御が渡される。

②TRAP

a) TRAP 0

TRAP 0 は、スーパーバイザ状態での RMS に対する処理要求に使われる。すなわち、RMS に組み込まれ、RMS の一部としてスーパーバイザ状態で実行されるユーザ・プログラムからのマクロ命令コールに用いられる。

b) TRAP 1

TRAP 1 は、ユーザ・タスクからのマクロ命令コールとして用いられる。

c) TRAP 2~15

TRAP 2~15 がユーザ・タスクから発行されると、RMS は次の処理を行なう。

- TRAP 2~15 を発行したタスクが、その TRAP に対応する処理プログラムを指定 (TRPVCT マクロで指定可能) している場合は、対応する TRAP 処理プログラムに制御を渡す。
- 対応する TRAP を処理するサーバ・タスク (server task) が定義 (SERVE マクロで定義可能) されている場合は、TRAP 発行タスクの処理を中断し、対応するサーバ・タスクに TRAP 発生のメッセージを

送り、TRAPが発行されたことを連絡する。TRAPを発行したユーザ・タスクは待ち状態となる。

- 上記以外の場合は、TRAPを発行したユーザ・タスクにエラー・リターンする。

③ RESET

RMSのイニシャル処理を行なう。システム・テーブルにユーザが作成したRESET処理ルーチンが指定されている場合には、その処理ルーチンの処理も行なう。

④ その他の割込み

バス・エラー、アドレス・エラー、不当命令、ゼロによる割り算、CHK命令、TRAPV命令、特権違反、ライン1010および1111エミュレータの各割込みが発生した場合には、RMSは次の処理を行なう。

a) ユーザ・タスク実行中に上記割込みが発生した場合

- 割込みの発生したタスクが、その割込みに対応する処理プログラムを指定している場合には、対応する処理プログラムに制御を渡す。
- 割込みの発生したタスクが、その割込みに対応する処理プログラムを指定していない場合には、割込みの発生したタスクの実行を打ち切り、実行禁止状態とする。

b) RMS実行中に上記割込みが発生した場合

RMS、またはユーザがRMSに組み込んだ(サブ)ルーチンにおいて上記割込みが発生した場合、オンライン処理続行不可能とみなし、システム・テーブルで指定されたプログラムに制御を渡す。

(2) RMSとタスクのリンケージ

RMSとタスクのリンケージは、RMSで用意しているマクロ命令CRTASKを利用して行なわれる(p. 159 参照)。

i) マクロ命令の処理

タスクからマクロ命令がコールされると、RMSは各種のレジスタの内容をタスクのレジスタ退避エリアに退避し、そして、タスクから渡される情報を取り込んでマクロ命令の処理を行なう。マクロ命令の処理が終わると退避中のレジスタを回復し、マクロ・コール命令の次の命令からタスクの処理を続行する。

なお、マクロ命令のアドレスをシステム・エディション時にRMSに与える

ことにより、RMS にないユーザ専用のマクロ命令を RMS に組み込むことも可能である。

ii) マクロ命令の一般的規則

① マクロ・コード

マクロ命令の種類を示すパラメータで、データ・レジスタ D0 にセットする。

② パラメータの渡し方

パラメータが 1 個の場合は、アドレス・レジスタ A0 またはデータ・レジスタ D1 にパラメータをセットし、パラメータが 2 個以上の場合は、アドレス・レジスタ A0 にパラメータの格納アドレスをセットしてマクロ命令をコールする。

③ リターン・コード

RMS では、データ・レジスタ D0 にマクロ命令の処理結果を示すコードをセットして、タスクにリターンする。この場合、コンディション・コード・レジスタのゼロ・ビット (Z) には、データ・レジスタ D0 にセットされているリターン・コードの値が反映されている。

MOVE.L	#PARAM.A0	パラメータの格納アドレスをセット
MOVE.L	#n, D0	マクロ・コード <i>n</i> をセット (<i>n</i> : マクロコード)
TRAP	#1	マクロ命令の発行
BNE	ERROR	マクロの処理結果を判定 (Z ビットがオンのときは正常終了)
⋮		
ERROR	EQU	*
⋮		
PARAM	DS	

} エラー処理

パラメータ格納エリア (*m* ワード) (*m*: パラメータの格納に必要なワード数)

3.3.3 タ ス ク

(1) タスク番号

RMS は、RMS の下で実行するユーザ・プログラムを“タスク”という単位で管理する。このタスクの名前として番号を使用し、その番号を“タスク番号”と呼ぶ。タスク番号は、ユーザがシステム設計時に自由に決めることができ、プログラムを RMS に登録することにより番号付けされる。

タスク番号には次の規則がある。

- タスク番号は 1～255 で、1 は RMS のシステム・タスクに割り付けられるので、ユーザは 2～255 のタスク番号を使用する。

- タスク番号は連続した番号である必要はなく、途中の番号が抜けていてもかまわない。
- タスク番号とそのプログラムの優先順位とは無関係である。

(2) タスクの優先度

タスクの処理の緊急度あるいは重要度に従ってタスクの優先度が決められる。いま、あるタスクの実行中にそれよりも優先度の高いタスクを起動する割込みがあった場合、RMSは実行中のタスクを一時中断して優先度の高いタスクの処理を実行し、その処理が終了した後で中断していたタスクの処理を再開する。

タスクの優先度は、1～255の値で表わされ、これをタスクの“優先レベル(priority level)”と呼ぶ。優先レベルはその値が小さいほど優先度が高く、タスクをRMSに登録するときにユーザが自由に指定することができる。また、タスクを実行しているときでもマクロ命令 PLEVEL により変更できる。

図3.7に、タスクの優先レベルとその実行順序の例を示す。図3.7(a)は、実行可能な四つのタスク(タスクA, B, C, D)が実行を待っている状態を示しており、タスクの実行は、タスクA, B, C, Dの順序で行なわれようとしている。図3.7(b)は、(a)の状態からタスクAの実行が終了し、新たにタスクE, Fが実行可能となった状態を示す。(b)におけるタスクの実行順序は、タスクE, B, C, D, Fの順序となる。[†]

(3) TIB (task information block) と TCB (task control block)

タスクを管理する情報は、TIBとTCBに格納される。TIBには、タスクのスタート番地、タスク番号など、タスク固有の情報が設定されており、ユーザがタスク登録時に設定しておかなければならない。TCBは、タスクの状態を管理するためのテーブルで、RMSはTIBをもとにTCBをRAM(random access memory)に作成し、このTCBを用いてタスクの実行制御を行なう。

(4) タスクの状態

i) タスクの状態

タスクの状態には、次に示す六つの状態があり、各タスクは必ずどれか一つの状態に属することになる。

[†] 優先レベル1はRMSのシステム・タスクで使用しており、ユーザ・タスクの優先レベルには2～255を割り付ける。また、複数のタスクに同じ優先レベルを割り付けてもかまわない。




図 3.7 優先レベルと実行順序




図 3.8 タスク状態の遷移

- ① アイドル (idle) : タスク起動待ち状態.
- ② レディ (ready) : タスク実行待ち状態. 起動がかかっている、実行待ちの状態をいう.
- ③ ラン (running) : タスク実行中. RMS は、レディ状態のタスクの中で最も優先レベルの高いタスクをラン状態とする. 最も優先レベルの高いタスクが複数個ある場合は、その中で最も早くレディ状態となったタスクをラン状態とする.
- ④ ウェイト (wait) : 事象待ち状態. 事象の発生を待つため、タスクの実行が一時中断されている状態をいう.
- ⑤ ドーマント (dormant) : 実行禁止状態.
- ⑥ ノン・イグジスタント (non-existent) : タスクが登録されていない状態.

ii) タスク状態の遷移

タスク状態の遷移を図 3.8 に示す. タスクは、図に示すような状態をそれぞれのマクロ命令で遷移することにより、動的に実行される.

3.3.4 タスク制御

(1) タスクの起動・実行・終了

i) タスクの起動

タスクの起動要因には、次のものがある.

① 外部事象によるタスクの起動

- プロセス割込みが発生した場合
- 入出力装置から指定したキーによるキー・イン割込みが発生した場合
- コンソールから QUEUE コマンドが入力された場合

② 内部事象によるタスクの起動

- タスクからマクロ命令 QUEUE が発行された場合
- タイマで一定時間が経過した場合

起動されたタスクに制御を渡す前に、RMS は次の処理を行なう.

- スタック・ポインタ (A7) に、タスクが使用するスタック・エリアのアドレスをセットする.
- タスクの処理アドレスとして、TIB で指定されたタスクのスタート番地をセットする. 優先レベル、割込みマスク・レベルは、TIB で指定され

た値をセットする。また、データ・レジスタ D0 には起動データをセットする。

- ステータス・レジスタの S ビットを“0”にリセットする。すなわち、すべてのタスクはユーザ・モードで実行される。
- データ・レジスタ D1 にはタスク番号をセットする。

ii) タスクのスケジューリング

RMS は、レディ状態のタスクの中で最も優先レベルの高いタスクを実行させる。同一優先レベルの複数のタスクがレディ状態のときは、時間的に最も早くレディ状態となったタスクを最初に実行させる。

iii) タスクの中断・再開

タスク実行中に割り込みが入ると、タスクの処理は中断され、割り込みに関する処理が終わって中断が解除されると、タスクは割り込み前の状態を回復して処理を再開する。表 3.11 に、タスクの処理中断の要因とその期間を示す。

表 3.11 中断の要因と期間

項番	中 断 の 要 因		中 断 の 期 間
1	タスク自身から中断となる場合	IOREQ マクロ WAIT マクロ ENQ マクロ WTMSG マクロ TRAP 2~15	IOREQ マクロ (入出力マクロ) 命令を発行して入出力処理が終了するまで WAIT マクロ命令を発行してから、POST マクロまたは指定時間経過により中断解除されるまで 要求した資源が割り付けられるまで メッセージが送られてくるまで ACKNLG マクロ命令により中断解除されるまで
2	割り込みにより中断させられる場合	プロセス割り込み 入出力割り込み タイマ割り込み ブレイク条件	プロセス割り込みが発生して、プロセスの処理が終わってもとのタスクに戻ってくるまで 入出力装置からの終了割り込みが発生し、入出力の処理を行ない、もとのタスクに戻ってくるまで タイマからの割り込みが発生し、タイマ処理を行ない、もとのタスクに戻ってくるまで GO コマンドにより再開されるまで

iv) タスクの終了

タスクの処理が終了する要因としては、次のものがある。

①EXIT マクロ命令

EXIT マクロ命令を発行したタスクの処理は終了し、アイドル状態となる。

②ABORT マクロ命令

ABORT マクロ命令で指定されたタスクの処理は終了させられ、ドーマント

状態となる。

③ エクセプション割込み


タスク実行中に、バス・エラー、アドレス・エラー、不当命令、ゼロによる割り算、CHK 命令、TRAPV 命令、特権違反、ライン 1010 および 1111 の割込みのいずれかが発生した場合は、それらの割込みに対する処理が指定されていなければ、そのタスクの実行を打ち切ってドーマント状態とする。

(2) タスク間の同期処理

タスク間の処理の同期をとるために“POST/WAIT”が使われる。この POST/WAIT 方式の中心となるのがイベント (event) である。イベントとはタスクにとって意味のある事象のことで、たとえば、一定時間が経過したとか、入出力処理が終了したとかがイベントとなる。イベントによるタスク間の同期を制御するために ECB (event control block) が設けられている。

i) ECB の構成

ECB は、各イベントごとにそのエリアをメモリ (RAM) に確保しなければならない。



ii) イベント発生待ちと通知

イベント発生を連絡する側では、設定した ECB に対して POST マクロ命令を発行する。イベント発生を連絡を受ける側では、ECB に対して WAIT マクロ命令を発行する。

W ビット=1 は、この ECB に対して WAIT マクロが発行されたことを示しており、P ビット=1 は、この ECB に対して POST マクロが発行されたことを示している。ECB の初期状態では、W ビットおよび P ビットはともに 0 となる。

WAIT マクロを発行すると、P ビット=0 ならば W ビット=1 にし、WAIT マクロを発行したタスクはウェイト状態となる。P=1 ならばすでに POST マ

クロが発行されているので、WAIT マクロを発行したタスクはウェイト状態にはならず、タスクの処理は続行される。POST マクロを発行すると、W ビット=0 ならばP ビット=1 となる。W ビット=1 ならばW ビット=0 にし、WAIT マクロを発行したタスクをウェイト状態から解除する。また、WAIT マクロで指定した待ち時間が経過しても POST マクロが発行されないときは、W ビット=0 にし、WAIT マクロを発行したタスクをウェイト状態から解除する。

ECB のW ビットおよびP ビットのセット/リセットの関係を表3.12に示す。また、W ビットあるいはP ビット=1 の ECB に対して、POST あるいは WAIT マクロ命令を発行したときの処理を表3.13に示す。

表 3.12 W ビットおよびP ビットのセット/リセット

項番	フラグ名	セ ッ ト	リ セ ッ ト
1	W ビット	WAIT マクロで行なう	POSTマクロまたは指定待ち時間経過により行なわれる
2	P ビット	POSTマクロで行なう	WAITマクロで行なう

表 3.13 POST/WAITマクロの処理内容

項番	ECBの状態	発行マクロ	処 理 内 容
1	W ビット=1	POST マクロ	すでにWAITマクロを発行しているタスクのウェイト状態を解除し、タスクの優先順位に従って処理を再開する
		WAIT マクロ	すでにWAITマクロが発行されているので、本マクロはエラーとなる
2	P ビット=1	POSTマクロ	新しいポスト・コードをECBにセットする
		WAITマクロ	すでにPOSTマクロが発行されているので、ウェイト状態にならず処理は継続される

(3) 資源の共用管理

複数のタスクの非同期処理で必要となる機能に、前記の「タスク間の同期処理」のほかに、資源(リソース; resource)の共用管理がある。資源としては、メモリ、入出力機器、データ・セットおよびプログラムなどが考えられる。

不特定多数のタスク間で共通に参照あるいは更新するデータがある場合、あるタスクでそのデータを更新している間は、他のタスクからの参照および更新は禁止しなければならない。そうしなければ一方のタスクで更新中のデータを他のタスクが参照してしまうことになり、データの参照/更新が正しく行なわれないことになる。この参照/更新の制御を正しく行なうために“立て札”が

用いられている。共通のデータに対してそれぞれ立て札を用意し、データを更新しようとする場合にはこの立て札を見に行き、立て札が“空き”であれば立て札を“使用中”にして、データの更新処理を行なう。そして、データの更新が終わったら立て札をもとの“空き”に戻す。立て札が“使用中”のときは、別のタスクがデータを参照あるいは更新中であり、立て札が“空き”になるまで待たなければならない。

このように、タスク間で共通かつ逐次に使用する（あるタスクでの使用が終了してからでないと別のタスクが使用できない）資源に対する制御は、立て札を使って行なうことができる。立て札により制御を行なう資源としては、データ、プログラムおよび入出力装置などがあり、各立て札がどのデータあるいは入出力装置に対応するかは、使用するタスク間であらかじめ約束しておく必要がある。

RMS では、以上の立て札に当たるものを資源管理テーブル RCB (resource control table) と呼ぶ。また、立て札を見に行き、“空き”を“使用中”にするのが ENQ マクロ命令であり、“使用中”であった立て札を“空き”に戻すのが DEQ マクロ命令である。図 3.9 に、タスク間の共有データの制御の概念を示す。

i) 逐次再使用可能な資源とその利用

複数のタスクで参照するデータがあるタスクが更新する場合、そのデータの参照はデータを更新中のタスクのみに許し、他のタスクの参照は禁止しなければならない。このように、同時には 1 個のタスクしか使用できないプログラム（たとえば、実行中に自プログラムを書き換えるプログラム）などを逐次再使用可能な資源 (serially reusable resource) という。

複数のタスクが、ある資源を共用してその資源を逐次再使用した場合、その資源の使用を要求しているタスクの待ち行列を作り、待ち行列の先頭のタスクに資源を使用させる制御は、ENQ マクロと DEQ マクロの二つのマクロ命令で可能になる。

ii) 資源の番号付け

ユーザは、ENQ マクロで指定する資源に対して 1～255 の番号を付け、各資源の区別をしておく必要がある。各資源の区別は、すべて資源に付けられた番号によって行なわれるため、同一の資源をタスク間で共用する場合は番号を統




図 3.9 タスク間の共有データの制御

一して使用しなければならない。また、ENQ および DEQ マクロを使わずに直接資源を使用することも可能であるが、この場合、その資源に対する逐次使用の制御は保障されない。

iii) 資源の使用要求

資源の使用要求は ENQ マクロ命令で行なう。ENQ マクロ発行時、タスクは次の三つの機能を選択することができる。

- ① 指定した資源がただちに使用可能かどうかのテストのみを行ない、資源の使用要求は行なわない。
- ② 指定した資源がただちに使用可能である場合にのみ資源の使用要求を行なう。ただちに使用可能でなければ資源の使用要求を取り下げ、発行元に戻りターンする。

- ③ 指定した資源に対して無条件使用を要求し、ただちに使用できなければ、使用可能になるまで待つ。できるときはすぐ使う。

iv) 資源の解放

使用していた資源を解放するには、DEQ マクロを発行しなければならない。ENQ マクロで資源の使用要求を行なったタスクは、資源の使用が終わったら必ず資源の解放を行なわなければならない。

v) 使用要求待ち行列の制御

1 個の逐次再使用可能な資源に対して複数のタスクから使用要求が発生した場合、使用要求の待ち行列が作られる。RMS が資源を割り当てていく順序は、ENQ マクロを発行した順序には関係なく、資源を要求したタスクの優先度に従って高い方から順番に資源が割り当てられていく。

(4) タスク間のメッセージ通信

RMS では、可変長のメッセージをタスク間で送受信可能である。タスクは、SEMSG マクロ命令で必要なメッセージを他のタスクに送信し、REMSG マクロ命令で送信されてきたメッセージを取り込むことができる。

i) メッセージ

メッセージのフォーマットを図 3.10 に示す。




図 3.10 メッセージのフォーマット

ii) メッセージ行列

タスクに送られてきたメッセージは、タスクに対応して作られたメッセージ行列につながる。メッセージを受信するタスクは、あらかじめメッセージ行列に必要なエリアを確保し、TIB (task information block) で指定しておかななければならない。タスクから REMSG マクロ命令が発行されると、そのタスクのメッセージ行列の中から一番先に送られてきたメッセージが行列からはず

され、タスクに渡される。

iii) メッセージによる同期処理

タスクは、WTMSG マクロ命令を発行し、メッセージが送られてくるまで処理を一時中断することができる。WTMSG マクロ命令が発行されると、そのタスクのメッセージ行列が調べられ、メッセージが存在しない場合は、メッセージが送信されてくるまでタスクの処理が中断されることになる。メッセージが存在すれば、タスクの処理はそのまま継続される。

(5) タスクの割込み処理

RMS には、タスク自身が発生させたエクセプション割込み (バス・エラー、アドレス・エラー、不当命令、ゼロによる割り算、CHK 命令、TRAPV 命令、特権違反、ライン 1010 および 1111) や TRAP (TRAP 2~15) を処理できる機能がある。

i) エクセプション割込み処理

① ベクタの設定

タスクは、自分自身のエクセプション割込みに対するベクタを RMS に宣言することができる (EXVCT マクロ命令)。

② RMS の処理

タスク実行中にエクセプション割込みが発生すると、そのタスクが EXPVCT マクロ命令で対応する割込みのベクタを宣言しているかどうか調べられる。対応するベクタが宣言されていなければ、タスクの実行は打ち切れ、タスクの状態はドーマント状態となる。ベクタが宣言されていれば、そのベクタ先をタスクの PC (program counter) としてタスクに制御を戻す。タスクに制御が戻ったとき、タスクのユーザ・スタックに割込み情報がセットされている (図 3.11)。

ii) TRAP 割込み処理

① ベクタの設定

タスクは、自分自身で発行した TRAP 命令に対するベクタを TRPVCT マクロ命令で宣言することができる (ただし、TRAP 0、TRAP 1 を除く)。

② RMS の処理

タスクが TRAP 命令 (TRAP 2~15) を実行すると、そのタスクが TRPVCT マクロ命令で対応する TRAP のベクタを宣言しているかどうか調べられ




図 3.11 タスクのエクセプション割込み情報




図 3.12 タスクのTRAP割込み情報

る。対応するベクタが宣言されていれば、そのベクタ先をタスクのPCとしてタスクに制御を戻す。そのとき、ユーザ・スタックに割込み情報がセットされている (図3.12)。

(6) TRAP サービス

他タスクの発行した TRAP (TRAP 0, 1 を除く) の処理をするタスクをサーバ・タスク (server task) という。タスクは、SERVE マクロ命令により特定の TRAP に対するサーバ・タスクとなることができる。

タスクから TRAP 命令が発行され、かつその TRAP に対するベクタが TRPVCT マクロ命令で宣言されていなければ、RMS は、その TRAP のサー




図 3.13 サーバ・タスクへのメッセージ

バ・タスクに TRAP 発生 of メッセージを送り (図 3.13), TRAP を発行したタスクの処理を中断し, サービス待ち状態にする. サービス待ち状態となったタスクは, 他タスクから発行される ACKNLG マクロ命令により待ち状態が解除され, 処理が再開される.

タスクの TRAP (2~15) 発行に対して, その TRAP のベクタおよびサーバ・タスクがともに存在しない場合は, RMS はデータ・レジスタ D0 にリターン・コード 1 をセットして, タスクに制御を戻す.

(7) タイマ制御†

RMS は, SBC (H680SB01) 上の PTM (HD46840 programmable timer module) を用いて下記の処理を行なう.

i) 日付, 時刻の制御

50ms の周期的なタイマ割込みを用い, 時刻, 日付を更新する.

ii) ソフトウェア・タイマの制御

最大 255 個のソフトウェア・タイマを制御する. ソフトウェア・タイマは時間経過によるタスク起動に用いられ, 1ms 単位で時間を設定することができる.

iii) 入出力転送の処理時間を監視する.

iv) WAIT マクロ命令の待ち時間を監視する.

(8) タスク制御マクロ命令

タスク制御マクロ命令には, 次のようなものがある.

† PTM のタイマ 1 およびタイマ 3 は RMS で使用しているので, タイマ 1, タイマ 3 に関するレジスタをアクセスしてはいけな. PTM は 28 ピンの MOS LSI である.

i) タスクの実行に関するマクロ

- ① QUEUE マクロ タスクの起動要求
- ② EXIT マクロ タスクの実行終了
- ③ ABORT マクロ タスクの実行禁止
- ④ RELEASE マクロ タスクの実行禁止解除
- ⑤ CRTASK マクロ タスクの登録
- ⑥ DETASK マクロ タスクの削除

ii) タスク間の同期に関するマクロ

- ① POST マクロ イベントの発生を連絡する
- ② WAIT マクロ イベントの発生を待つ

iii) 逐次再使用可能資源の管理に関するマクロ

- ① END マクロ 資源の占有要求
- ② DEQ マクロ 資源の占有の解除

iv) メッセージ通信に関するマクロ

- ① SEMSG マクロ メッセージの送信
- ② WTMSG マクロ メッセージが送られてくるまで待つ
- ③ REMSG マクロ メッセージの読取り
- ④ CHMSGQ マクロ メッセージ行列の状態変更

v) 割込みに関するマクロ

- ① EXPVCT マクロ エクセプション割込みベクタの宣言
- ② TRPVCT マクロ TRAP 割込みベクタの宣言

vi) サーバ・タスクに関するマクロ

- ① SERVE マクロ サーバ・タスクの宣言
- ② ACKNLG マクロ サービス待ち状態の解除

vii) タイマに関するマクロ

- ① DTIME マクロ 遅延タイマによるタスク起動
- ② CTIME マクロ 遅延タイマのタスク起動の取消し
- ③ GTIME マクロ 時刻の読出し
- ④ STIME マクロ 時刻の設定

viii) その他のマクロ

- ① PLEVEL マクロ タスクの優先レベルの変更

② MLEVEL マクロ 割込みマスクのレベル変更

3.3.5 入出力制御

入出力制御は、ユーザが簡単に入出力処理を行なえるように、入出力装置の管理と、MPU と入出力装置間のデータの転送を行なう。

(1) 入出力制御の特徴

●RMS には、ACIA (HD46850 asynchronous communication interface adapter) およびプリンタ用 PIA (HD46821 peripheral interface adapter) の入出力制御プログラムが標準プログラムとして組み込まれている。

●上記以外の入出力制御プログラムは、EPROM に格納して RMS に組み込む必要がある。RMS に組み込んだ入出力制御プログラムは、入出力マクロ命令 (IOREQ マクロ命令) からコールされる。入出力中に異常が発生した場合は、タスクやユーザのエラー処理ルーチンに異常が連絡される。

(2) 入出力制御の方法

i) I/O 装置番号

各入出力装置を識別するために、接続される入出力装置のインタフェースごとに I/O 装置番号が付けられる。I/O 装置番号には、次の規則がある。

① I/O 装置番号の範囲は 1~255 である。

② システム・タスク用のコンソール・タイプライタやプリンタの装置番号は、システム・テーブルで設定しなければならない。

③ 入出力装置と I/O 装置番号との関係は、システム・テーブルで定義される。

ii) 入出力制御方式と RMS の動作

入出力制御時の MPU および入出力装置の動きを図 3.14 に示す。タスク m が入出力マクロ命令を発行すると、RMS は入出力制御を開始する。入出力制御の開始と同時に、タスク m は入出力データの転送が終了するまで入出力終了待ち (I/O ウェイトと呼ぶ) となる。タスク m が I/O ウェイト状態の間、RMS はほかにも実行可能なタスク n に MPU を割り当て、処理を実行させる。

iii) 入出力装置使用中の制御

入出力装置使用中 (I/O BUSY という) とは、あるタスクが入出力要求中




図 3.14 入出力装置と RMS の動作

に、他のタスクから同一入出力装置に対してさらに入出力要求があることをいう。RMS は、I/O BUSY ならばリターン・コードを 9 にしてユーザ・タスクに制御を戻す。I/O BUSY の場合、ユーザ・タスクは入出力要求の再試行が必要である。

iv) 入出力のタイム・アウト

入出力を要求してから、それが終了したことを示す入出力装置からの応答があるまでの時間を監視し、ある一定時間以内に応答しない場合は、タイム・アウト (time out) のエラーを発生させる。

RMS では、各入出力装置のタイム・アウト時間を入出力別に秒単位で設定することができる。タイム・アウトが発生すると RMS は入出力転送を終了し、リターン・コードを 11 にしてユーザ・タスクに制御を戻す。

(3) 標準 ACIA

RMS には ACIA の制御ルーチンがあり、ユーザはマクロ命令を用いてデータの入出力を行なうことができる。

i) ACIA の制御方法

ACIA を使用するためには、ACIA を定義するテーブル UCB (unit control block) を作成しておく必要がある。RMS は、ACIA に対する IOREQ マクロ命令を受け取ると、その ACIA に対応するテーブル UCB を参照し、ACIA の制御を行なう。

① 出力処理

ACIA コントロール・レジスタは8ビットであるが、その下位5ビットにはUCBで指定された値を、上位3ビットには“001”をセットして、出力データをACIAに書き込む。また、UCBで指定された出力時タイム・アウト時間の監視を始める。データの出力完了により終了割込みが入ると、次の出力データをACIAに書き込み、再びタイム・アウト時間の監視を始める。

② 入力処理

a) キーボードからの入力

ACIAのコントロール・レジスタの下位5ビットにはUCBで指定された値を、上位3ビットには“100”をセットし、データ受信による割込みの発生を待つ。この間、UCBで指定された入力時タイム・アウト時間の監視が行なわれる。データ受信の割込みが入ると、受信データの読み込みが行なわれる。

b) 紙テープからの入力

ACIAのコントロール・レジスタの下位5ビットにはUCBで指定された値を、上位3ビットには“110”をセット(RTS=high)し、紙テープ・リーダーを駆動して、データ受信による割込み発生を待つ。また、UCBで指定された入力時タイム・アウト時間の監視を行なう。データ受信による割込みが発生すると、RTS=lowにして受信データを読み込む。

③ 初期設定

RMSは、システム・イニシャライズ時ACIAに対して以下の処理を行なう。

a) コントロール・レジスタに\$03を書き込む(マスタ・リセット)。

b) コントロール・レジスタの下位5ビットにはUCBで指定された値を、上位3ビットには“100”をセットする(受信割込み待ち状態)。

④ アテンション割込み処理

入出力実行時以外に受信割込みが発生した場合は、受信データとUCBで指定されたアテンション・コードとの比較が行なわれる。受信データがアテンション・コードに等しければ、UCBで指定されたタスクを起動する。アテンション・コード以外のときは、割込みはクリアされ無視される。

ii) ACIAのエラー処理

ACIAの入出力時に発生するエラーには、フレーミング・エラー、オーバーラン・エラー、パリティ・エラー、タイム・アウト・エラーがある。

RMS は、ACIA のエラーが発生すると次の処理を行なう。

- ① ACIA に \$03 をセットする (マスタ・リセット)。
- ② ACIA のコントロール・レジスタの下位 5 ビットには UCB で指定された値を、上位 3 ビットには“100”をセットする。
- ③ ユーザのエラー処理ルーチンが UCB で指定されていれば、エラー処理ルーチンをコールする。
- ④ I/O ウェイト状態のタスクにエラー・コードを渡し、タスクの状態をレディ状態とする (ユーザのエラー処理ルーチンのリターン・パラメータでリトライの指定があれば、再度入出力転送を行なう)。

(4) 標準プリンタ

RMS には PIA を介して制御するプリンタ (セントロニクス・インタフェース仕様) の制御ルーチンがあり、ユーザはマクロ命令を用いてプリンタへの出力を行なうことができる。

i) プリンタの制御方法

① ハードウェア・インタフェース

MPU から見た PIA のプリンタ・インタフェース仕様を表 3.14 に示す。

② 出力処理

プリンタに対する出力は下記手順で行なう。

- a) プリンタの状態 (エラー) をチェックする。
- b) プリンタの状態が BUSY ならば、PIA の A ポート・コントロール・レ

表 3.14 PIA プリンタ・インタフェース

信 号 名	PIA 端子	IN/OUT	信 号 名	PIA 端子	IN/OUT
DATA 1	PA 0	OUT	SEL	PB 0	IN
DATA 2	PA 1	OUT	PE	PB 1	IN
DATA 3	PA 2	OUT	BUSY	PB 2	IN
DATA 4	PA 3	OUT	(not use)	PB 3	—
DATA 5	PA 4	OUT	(not use)	PB 4	—
DATA 6	PA 5	OUT	(not use)	PB 5	—
DATA 7	PA 6	OUT	(not use)	PB 6	—
DATA 8	PA 7	OUT	(not use)	PB 7	—
ACKNLG	CA 1	IN	FAULT	CB 1	IN
DATA STB	CA 2	OUT	INPUT PRIME	CB 2	OUT

PB3～PB7 は未使用であるが、モニタ・ボードでは他の目的で使用しているため、ユーザは使用できない

ジスタに\$3Dをセットし、プリンタからのACKNLG信号による割込みを待つ。また、UCBで指定されたタイム・アウト時間の監視を始める。

c) プリンタがBUSYでなければ、出力データを書き込み、DATA STB信号を送る。DATA STB信号は、データを書き込み2マイクロ秒経過後、2マイクロ秒間出力する。

③ リセット処理

システム・イニシャライズ時、RMSはプリンタ用PIAに対して次の処理を行なう。

a) PIAのAポートおよびBポートのコントロール・レジスタに\$00をセットする。

b) PIAのAポート・データ・ディレクション・レジスタに\$FFをセットし、Aポートを出力ポートとする。

c) PIAのBポート・データ・ディレクション・レジスタに\$00をセットし、Bポートを入力ポートとする。

d) PIAのAポートおよびBポートのコントロール・レジスタに\$3Cをセットする。

ii) プリンタのエラー処理

プリンタのエラーには、ノット・セレクト、ペーパ・エンプティ、タイム・アウト・エラーがある。

エラーを検出すると、RMSは次の処理を行なう。

① ユーザのエラー処理ルーチンがUCBで指定されているかどうかを調べ、指定されていればエラー処理ルーチンをコールする。

② I/Oウェイト状態のタスクにエラー・コードを渡し、タスクの状態をレディ状態とする（ユーザのエラー処理ルーチンのリターン・パラメータでリトライの指定があれば、再度入出力転送を行なう）。

(5) 拡張入出力装置

ACIA、プリンタ以外の入出力装置に対する制御プログラムは、ユーザが作成して、RMSに組み込まなければならない。

i) 処理の流れ

① ユーザ・ルーチンのコール

RMSは、次の三つの要因によりユーザの入出力制御ルーチンに制御を渡す




図 3.15 拡張入出力制御の処理フロー

(図 3.15).

a) タスクから IOREQ マクロ命令が発行されたとき

- その装置が使用中かどうかを BCT (busy control table) で調べ、使用中であればリターン・コード 9 をセットしてタスクにリターンする。
- 使用中でなければ、タスクを I/O ウェイト状態にして、ユーザの入出力制御ルーチンに制御を渡す。

b) IRQ 割り込み分析により要因が一致したとき、ユーザ・ルーチンに制御を渡す。

c) タイム・アウトのエラーが発生すると、ユーザ・ルーチンに制御を渡す。

なお、以上三つのユーザ・ルーチンはUCBで定義しておかなければならない。

② ユーザ・ルーチンの処理結果に対する処理

RMSは、ユーザ・ルーチンからのリターン・パラメータに従って次の処理を行なう(図3.15)。

a) 入出力正常終了

正常終了でユーザ・ルーチンからRMSに制御が戻ってくると、RMSはタスクのI/Oウェイト状態を解除し、タスクのリターン・コードに0をセットする。また、BCTをクリアして装置を未使用状態とする。

b) 入出力異常終了

異常終了の場合には、タスクのI/Oウェイト状態を解除し、タスクへのリターン・コードとしてユーザ・ルーチンで指定したコードをセットする。また、BCTをクリアして未使用状態とする。

c) 入出力割込み待ち

入出力割込み待ちでユーザ・ルーチンからRMSに制御が戻ってきた場合は、UCBで指定されたタイム・アウト時間の監視を行なう。

d) 無効割込み

無効割込みとしてRMSに制御が戻ってきたときは、何の処理も行なわない。

3.4 アセンブリ言語

68000のアセンブラとしては2種類が(株)日立製作所から提供されている。汎用計算機(HITAC-MシリーズやIBM S/370, 303Xなど)で動作するクロス・マクロ・アセンブラと、68000用システム開発装置H680 SD300で動作するレジデント・マクロ・アセンブラの2種類がそれである。

以下では、この2種類のアセンブラに共通する内容を中心に、アセンブリ言語について説明する。

3.4.1 アセンブリ言語の基本要素

(1) 文字セット


ソース・プログラムをコーディングするのに使える文字として、次のような文字がある。基本的には、ASCII(American standard code for information interchange)の\$20~\$5Fのすべての文字が使える。

- i) 英 字 A, B, C, ..., Zの26文字
- ii) 数 字 0, 1, 2, ..., 9の10文字
- iii) 特殊文字 (空白), !, ", #, \$, %, &, ', (,), *, +, ,,
 -, ., /, :, ;, <, =, >, ?, @, \

(2) ステートメント

i) ステートメントの種類

コーディングされたソース・プログラムは、一連のソース・ステートメントから構成されており、個々のステートメントは次の3種類に分けられる。



① 実行命令ステートメント

実行命令ステートメントは、68000の機械語命令と1対1に対応し、あらかじめ定義されたニモニック(mnemonic)とフォーマットに従ってコーディングしなければならない。実行命令ステートメントは、アセンブラにより2~10バイトの機械語命令に変換される。

② アセンブラ制御命令ステートメント

アセンブラ制御命令ステートメントは、主にアセンブラの処理を制御するために使われる。このアセンブラ制御命令の中では、データ定義のための制御命令だけが機械語に変換される。アセンブラ制御命令には、データの定義および確保、メモリ領域の確保などを行なう命令がある。

③ コメント・ステートメント

コメント・ステートメントは、プログラムの理解を助け、プログラムのデバッグと保守を容易に行なえるようにする目的で使われる。コメント・ステートメントはアセンブラにより機械語には変換されず、アセンブル・リストに出力

されるだけである。

コメントの書き方には、次の二つの方法がある。

- a) ステートメントの先頭 (第 1 カラム) にアスタリスク (*) を書くと、ステートメント全体がコメント (すなわちコメント・ステートメント) になる。
- b) 実行命令ステートメントおよびアセンラ制御命令ステートメントのオペランド・フィールド (または、オペレーション・フィールド) の後に、1 文字以上のスペースを空けて書く。

【例 1】

```

      第 1 カラム
      * THIS ENTIRE LINE IS A COMMENT ← コメント・ステートメント
        BRA LABEL   THIS COMMENT FOLLOWS AN INSTRUCTION.
          ↑           ↑
        実行命令     コメント
  
```

ii) ステートメントのフォーマット

コメント・ステートメントを除く実行命令ステートメントおよび制御命令ステートメントは、ラベル・フィールド、オペレーション・フィールド、オペランド・フィールド、コメント・フィールドの四つのフィールドから構成されている。

ラベル・ フィールド	オペレーション・ フィールド	オペランド・ フィールド	コメント・ フィールド
---------------	-------------------	-----------------	----------------

ステートメントの記述はフリー・フォーマットであり、したがって各フィールド間には必ず 1 文字以上のスペースで区切る必要がある。

① ラベル・フィールド

ラベル・フィールドには、命令で参照するラベルを書く。ラベルは

- 第 1 カラムから始まり、スペースで終わるシンボル
- 任意のカラムから始まり、コロン (:) で終わるシンボル

のいずれかである。

また、アセンブラの予約語である次のシンボルは、ラベルとしては使えない。

- データ・レジスタ D0, D1, D2, ..., D7
- アドレス・レジスタ A0, A1, A2, ..., A7
- その他のレジスタ CCR, SR, SP, USP

② オペレーション・フィールド

オペレーション・フィールドには、実行命令、アセンブラ制御命令、またはマクロ・コール命令 (macro call) のニモニクを書く。

命令によって処理されるデータのサイズは、オペレーションのニモニクの後に続けて、ピリオド (.) とともにデータ・サイズ・コードを併記することによって指定される。

.B	バイト・データ
.W	ワード・データ
.L	ロング・ワード・データ
.S	ショート (BCC, BSR 命令に用いる)

異なるサイズのデータの処理が可能な命令は、必ずデータのサイズをデータ・サイズ・コードで指定する必要がある。指定を行なわない場合は、デフォルト (default) のワードがデータ・サイズとして仮定される。処理を行なうデータのサイズが決まっている命令の場合には、データ・サイズの指定は必要ない (指定してもしなくてもどちらでもよいが、誤ったデータ・サイズを指定した場合はアセンブル・エラーとなる)。

【例 2】

MOVE.B	D0, D1	バイト・データの転送	} 同じ処理
MOVE.W	D0, D1	ワード・データの転送	
MOVE	D0, D1	ワード・データの転送	

↑
デフォルト (ワード)

MOVE.L D0, D1 ロング・ワード・データの転送

【例 3】

LEA	ADDR, A0	アドレス (ロング・ワード) のロード	} 同じ処理
LEA.L	ADDR, A0	アドレス (ロング・ワード) のロード	

↑
指定してもしなくてもどちらでもよい

③ オペランド・フィールド

オペランド・フィールドには、オペレーション・フィールドの命令に対応するオペランドを書く。命令によっては、オペランドが必要でないものや、複数のオペランドを必要とするものがある。

④ コメント・フィールド

コメント・フィールドはアセンブル・リスト出力時のみ有効で、命令の処理の説明などのコメントを書くのに使う。

(3) データ形式

アセンブリ言語で記述できるデータ形式には、数値定数、文字定数、シンボル、式の4種類がある。

i) 数値定数

数値定数としては、10進数のほか、16進数、8進数[†]、2進数がある。

① 10進数

10進数は0, 1, 2, ..., 9の数字で表わされ、特に指定のない数は10進数となる。

② 16進数

16進数は0, 1, 2, ..., 9, A, B, ..., Fで表わされ、先頭にドル記号(\$)を付けて16進数であることを示す。

③ 8進数

8進数は0, 1, 2, ..., 7の数字で表わされ、先頭にアットマーク(@)を付けて8進数であることを示す。

④ 2進数

2進数は0, 1の数字で表わされ、先頭にパーセント記号(%)を付けて2進数であることを示す。

【例4】

10進数	4096
16進数	\$1000 (10進で4096)
8進数	@ 10000 (10進で4096)
2進数	%10000000000000 (10進で4096)

ii) 文字定数 (リテラル)

文字定数はアポストロフィ(')で文字列を囲んで表わす。文字列の各文字は7ビットのASCIIコードに変換される。文字定数の中にアポストロフィを含む場合は、アポストロフィを二つ続けて書かなければならない。

【例5】

DC.L	'ABCD'	ロング・ワード・データ \$41424344 をメモリに確保
DC.L	'''''''''	ロング・ワード・データ \$27272727 をメモリに確保
DC	'*'	ワード・データ \$2A00 をメモリに確保 (左づめにセット)
DC.W	'* '	ワード・データ \$2A20 をメモリに確保

[†] 8進数はレジデント・マクロ・アセンブラのみ使用可能。

iii) シンボル

① シンボルの規則

シンボルは、英字またはピリオド(.)で始まる 30 文字以内の英数字またはドル記号(\$)の文字列である(クロス・マクロ・アセンブラとレジデント・マクロ・アセンブラで若干仕様が異なるので注意が必要)。

アスタリスク(*)をシンボルとして用いた場合には、ロケーション・カウンタ(location counter)を意味しており、*をオペランド・フィールドにもつ命令の先頭バイトのアドレスを示す。

【例 6】 次の二つの命令は同じ意味になる。

```

                BRA    *——ロケーション・カウンタ
LOOP:          BRA    LOOP

```

② 絶対シンボルと相対シンボル

シンボルはそのシンボルのもつ値の属性により二つに分けられる。一つは絶対シンボルであり、他の一つは相対シンボルである。相対シンボルはリロケータブルなセクションで定義されたシンボルで、その値はセクションの先頭からの相対番地が割り当てられる。したがって、相対シンボルのもつ値の属性は相対値となる。これに対し、絶対シンボルはアブソリュートなセクションで定義されたシンボル、または、アセンブラ制御命令の EQU, SET で定数と結ばれたシンボルで、その値の属性は絶対値となる。

シンボルのもつ値の属性は、アドレス形式に対して重要な意味をもつばかりでなく、いくつかのアセンブラ制御命令や式の評価においても重要な意味をもっている。

【例 7】

	ORG	\$100	アブソリュートなセクションの始まり
ABS1	EQU	*	絶対シンボル
ABS2	EQU	\$20	絶対シンボル
	NOP		
	SCT	1	リロケータブルなセクションの始まり
	DS	5	
REL1	EQU	*	相対シンボル
	SCT	2	リロケータブルなセクションの始まり
	MOVE	ABS 1(A0), D0	
	MOVE	ABS 2(A1), D1	
	MOVE	REL 1(A2), D2	
	END		——この指定はアセンブル・エラーとなる

iv) 式

式はシンボル、数値定数、文字定数および演算子から構成される。

① 演算子

式の中で用いられる演算子には、算術演算子、シフト演算子および論理演算子がある。

a) 算術演算子

加算 +, 減算 -, 乗算 *, 除算[†]/, 符号のマイナス -

b) シフト演算子

右シフト >> 指定されたビット数だけ右にシフト

左シフト << 指定されたビット数だけ左にシフト

【例 8】

HH	EQU	%0101>>1	HH EQU %0010 に同じ
II	EQU	%1111<<2	II UQU %1100 に同じ

c) 論理演算子

論理積 &, 論理和 !

【例 9】

HH	EQU	%0101&%1111	HH EQU %0101 に同じ
II	EQU	%0101!%1111	II EQU %1111 に同じ

式は、次に示す優先順位に従って計算が行なわれる。

- 1) () で囲まれた式 (内側をより優先)
- 2) 符号のマイナス
- 3) シフト
- 4) 論理積, 論理和
- 5) 乗除算
- 6) 加減算

優先順位の等しい演算子は左から右の順に計算が行なわれる。式の計算の結果 (途中結果も含めて) は、すべて 32 ビットで表わされる整数である。

② 絶対式と相対式

シンボル同様、式にもその式の値の属性から絶対式 (絶対シンボル, 定数を含む) と相対式 (相対シンボルを含む) がある。相対式に使える演算子は、+

[†] 除算の場合、小数点以下を切り捨てた整数の値が結果となる。

と一に限られる。

【例10】

	ORG	\$100	アブソリュートなセクションの始まり
ABS1	EQU	*	
ABS2	EQU	\$20	
	NOP		
	SCT	1	リロケートブルなセクションの始まり
	DS	5	
REL1	EQU	*	
REL2	EQU	*+\$30	
	SCT	2	リロケートブルなセクションの始まり
SYM1	EQU	$\frac{REL1+ABS1}{}$	相対式
SYM2	EQU	$\frac{REL2-ABS2}{}$	相対式
SYM3	EQU	$\frac{REL2-REL1}{}$	絶対式
SYM4	EQU	$\frac{'ABC'+2}{}$	絶対式
SYM5	EQU	$\frac{REL1*2}{}$	
	END		アセンブル・エラーとなる

3.4.2 アドレッシング・モードの表記法

各種アドレッシング・モードについてのアセンブラの表記法を示す。

(1) レジスタ直接アドレッシング

i) データ・レジスタ直接

表記法：Dn (nは0～7)

【例1】

CLR.L D1 D1全体(32ビット)をクリアする

ii) アドレス・レジスタ直接

表記法：An (nは0～7)

【例2】

ADD A1, A2 A1の下位ワードをA2の下位ワードに加え、結果をA2へ格納する

(2) アドレス・レジスタ間接アドレッシング

i) アドレス・レジスタ間接

表記法：(An) (nは0～7)

【例3】

MOVE #5, (A5) A5の内容が示す番地のメモリ(ワード)へ5をセットする

SUB.L (A1), D0 D0 から A1 の内容が示す番地のメモリ (ロング・ワード) の値を減算し, 結果を D0 に格納する

ii) ポストインクリメント・アドレス・レジスタ間接

表記法: $(A_n) +$ (n は 0~7)

【例 4】

MOVE.B (A2)+, D2 A2 の内容が示す番地のメモリ (バイト) の内容を D2 へロード, さらに A2 の内容に 1 が加算
MOVE.L (A4)+, D3 A4 の内容が示す番地のメモリ (ロング・ワード) の内容を D3 へロード, さらに A4 の内容に 4 が加算

iii) プリデクリメント・アドレス・レジスタ間接

表記法: $-(A_n)$ (n は 0~7)

【例 5】

CLR $-(A_2)$ A2 から 2 を減算し, その結果が示す番地のメモリ (ワード) の内容をクリア
CMP.L $-(A_0)$, D0 A0 から 4 を減算し, その結果が示す番地のメモリ (ロング・ワード) の内容と D0 の内容を比較

iv) ディスプレースメント付きアドレス・レジスタ間接

表記法: $<式> (A_n)$ (式は絶対式, n は 0~7)

【例 6】

AVAL EQU 5
CLR.B AVAL(A0) A0 の内容プラス 5 番地のメモリ (バイト) の内容をクリア
MOVE.W #2, 10(A2) A2 の内容プラス 10 番地のメモリ (ワード) へ 2 をセット

v) インデックス付きアドレス・レジスタ間接

表記法: $<式> (A_n, Ri, W)$ (式は絶対式, n は 0~7, Ri は D0~D7, A0~A7, $.W$ は省略可能.)
 $<式> (A_n, Ri, L)$

【例 7】

ADD 10(A1, D2), D5 A1 の内容とインデックス・レジスタ D2 の下位ワードの内容の和プラス 10 番地のメモリ (ワード) の内容を D5 の下位ワードへ加え, 結果を D5 に格納する
MOVE.L D5, \$20(A2, A3, L) A2 の内容とインデックス・レジスタ A3 の内容の和プラス \$20 番地のメモリ (ロング・ワード) へ D5 の内容をセットする

(3) アブソリュート・アドレッシング

i) アブソリュート・ショート

表記法: $\times\times\times\times \quad \left(\times\times\times\times \text{ は } \$0000 \sim \$7FFF, \right)$
 $\left(\$FFFF8000 \sim \$FFFFFFF \right)$

【例8】

JMP \$4000 \$4000 番地へジャンプ

ii) アブソリュート・ロング

表記法: $\times\times\times\times\times\times\times\times$

【例9】

JMP \$12000 \$12000 番地へジャンプ

(4) プログラム・カウンタ相対アドレッシング

i) ディスプレースメント付きプログラム・カウンタ相対

表記法: $* \pm < \text{式} > \quad (\text{式は絶対式})$
 $< \text{ラベル} >$

【例10】

BGT $* + \$10$ 条件が成立すれば PC プラス \$10 番地へブランチ
 BEQ RSYM 条件が成立すれば RSYM へブランチ

ii) インデックス付きプログラム・カウンタ相対

表記法: $< \text{ラベル} > \quad (Ri.W) \quad \left(Ri \text{ は } D0 \sim D7, A0 \sim A7 \right)$
 $< \text{ラベル} > \quad (Ri.L) \quad \left(.W \text{ は省略可能} \right)$

【例11】

MOVE T(D2), TABLE T と D2 の下位ワードの内容の和が示す番地のワード・データを TABLE へセット

(5) イミディエート・データ・アドレッシング

i) イミディエートおよびクイック・イミディエート

表記法: $\# < \text{データ} >$

【例12】

MOVE #1, D0 D0 の下位ワードへ 1 をロードする
 CMPI.B #?, D0 D0 の最下位バイトの内容を比較する
 ADDQ.B #1, (A0) A0 の示す番地のメモリ (バイト) の内容に 1 を加算する
 MOVEQ.L #1, D0 D0 に 1 をロードする

ii) コンディション・コードとステータス・レジスタ

表記法: CCR

SR

【例 13】

ORI.B	#\$1F, CCR	CCR の全コンディションをオンにする
ANDI.B	#\$00, CCR	CCR の全コンディションをクリアする
MOVE.W	#\$2700, SR	スーパーバイザ状態、割込みマスクのセットする

以上のアドレス形式をまとめて表 3.15 に示す。

表 3.15 アドレス形式

アドレッシング・モード	アドレス表記法	備 考
レジスタ直接アドレッシング データ・レジスタ直接 アドレス・レジスタ直接	Dn An	n は 0~7
アドレス・レジスタ間接アドレッシング アドレス・レジスタ間接 ポストインクリメント・アドレス・レジスタ間接 プリデクリメント・アドレス・レジスタ間接 ディスプレイースメント付きアドレス・レジスタ間接 インデックス付きアドレス・レジスタ間接	(An) (An)+ -(An) <式> (An) <式> (An, Ri, W) <式> (An, Ri, L)	n は 0~7, i は 0~7 式の値は符号付き 16 ビット 式の値は符号付き 8 ビット
アブソリュート・アドレッシング アブソリュート・ショート アブソリュート・ロング	XXXXX XXXXXXXXXX	
プログラム・カウンタ相対アドレッシング ディスプレイースメント付きプログラム・カウンタ相対 インデックス付きプログラム・カウンタ相対	* ± <式> <ラベル> <ラベル> (Ri, W) <ラベル> (Ri, L)	i は 0~7 ディスプレイースメントは符号付き 16 ビット ディスプレイースメントは符号付き 8 ビット
イミディエート・データ・アドレッシング イミディエートおよびクイック・イミディエート コンディション・コードとステータス・レジスタ	# <データ> CCR SR	

3.4.3 実行命令

(1) 実行命令の変形

実行命令の中には、“アドレス”あるいは“イミディエート”といった命令の

変化形をとるものがある(表2.4の命令を参照)。

この中で、オペランドのアドレッシング・モードに従って、アセンブラが自動的に変化形を選択する命令がある。たとえば

という実行命令のコーディングは、アセンブラにより

MOVEQ #100, D0

の機械語に自動的にアセンブルされる。このように、アセンブラが自動的に変化形を選択する命令とそのオペランドのアドレス形式を、表3.16に示す。

表 3.16 実行命令の変化形

命 令	変 化 形	オペランドのアドレス形式		備 考
		ソ ー ス	デスティネーション	
MOVE	MOVEA	—	An	バイト・サイズは不可
	MOVEQ	#<データ>	Dn	データは-128~+127
ADD	ADDA	クイック以外	An	バイト・サイズは不可
	ADDI	#<データ>	Dn, An 以外	
SUB	ADDQ	#<データ>	—	データは 1~8
	SUBA	クイック以外	An	バイト・サイズは不可
CMP	SUBI	#<データ>	Dn, An 以外	
	SUBQ	#<データ>	—	データは 1~8
AND	CMPI	—	An	バイト・サイズは不可
	CMPI	#<データ>	Dn, An 以外	
	CMPM	(An)+	(An)+	
OR	ANDI	#<データ>	Dn 以外	
EOR	ORI	#<データ>	Dn 以外	
	EORI	#<データ>	—	

(2) オペランドのフォーマット

以下では、命令の種別ごとにオペランドのフォーマットを示す、表3.17～表3.24で使われている記号の意味は、次の通りである。

Dn: データ・レジスタ (D0~D7)

<ea>: 指定可能な実効アドレス

An: アドレス・レジスタ (A0~A7)

USP: ユーザ・スタック・ポインタ

Rn: データ・レジスタまたはアドレス・レジスタ

SR: ステータス・レジスタ

CCR: コンディション・コード・レジスタ

d, <displacement>: ディスプレースメント

#<data>, #<displacement>, #<vector>: イミディエート・データ

<label>: ラベル

*: 処理の結果に従ってセット

-: 処理による影響なし

0: クリア

1: セット

U: 未定数 (不確定)

} コンディション・コード

i) データ転送命令

表3.17 に、データ転送命令のオペランドのフォーマットを示す。

表 3.17 データ転送命令のオペランドのフォーマット

命 令	サイズ			オペランドのフォーマット	コンディショ ン・コード					備 考
	B	W	L		X	N	Z	V	C	
EXG		○		Rx, Ry	-	-	-	-	-	
LEA		○		<ea>, An	-	-	-	-	-	
LINK	-	-	-	An, #<displacement>	-	-	-	-	-	UNLK と対をなす
MOVE	○	○	○	<ea>, <ea>	-	*	*	0	0	An モードのときバイトは不可
MOVEA		○	○	<ea>, An	-	-	-	-	-	
MOVEM		○	○	<register-list>, <ea>	-	-	-	-	-	-(An) モード可
		○	○	<ea>, <register-list>	-	-	-	-	-	(An) + モード可
MOVEP		○	○	Dx, d(Ay)	-	-	-	-	-	
		○	○	d(Ay), Dx	-	-	-	-	-	
MOVEQ		○	○	#<data>, Dn	-	*	*	0	0	-128 ≤ <data> ≤ +127
PEA		○		<ea>	-	-	-	-	-	
SWAP		○		Dn	-	*	*	0	0	
UNLK	-	-	-	An	-	-	-	-	-	LINK と対をなす

MOVEM 命令の <register-list> の表記法は

D0/D1/D2/A0/A1/A3

データ・レジスタ D0, D2, D3 とアドレス・レジスタ A0, A1, A2 が処理の対象となることを意味する

または

D0-D2/A0-A2

意味は上の表記法と同じ

となる。

ii) 整数算術演算命令

表3.18に、整数算術演算命令のオペランドのフォーマットを示す。

表 3.18 整数算術演算命令のオペランドのフォーマット

命 令	サイズ			オペランドのフォーマット	コンディショ ン・コード					備 考
	B	W	L		X	N	Z	V	C	
ADD	○	○	○	<ea>, Dn	*	*	*	*	*	Anモードのときバイトは不可
	○	○	○	Dn, <ea>	*	*	*	*	*	Anモードのときは ADDA
ADDA	○	○		<ea>, An	—	—	—	—	—	
ADDI	○	○	○	#<data>, <ea>	*	*	*	*	*	Anモードのときは ADDA
ADDQ	○	○	○	#<data>, <ea>	*	*	*	*	*	$1 \leq \text{data} \leq 8$
ADDX	○	○	○	Dx, Dy	*	*	*	*	*	
	○	○	○	-(Ay), -(Ax)	*	*	*	*	*	
CLR	○	○	○	<ea>	—	0	1	0	0	
CMP	○	○	○	<ea>, Dn	—	*	*	*	*	Anモードのときバイトは不可
CMPA	○	○		<ea>, An	—	*	*	*	*	
CMPI	○	○	○	#<data>, <ea>	—	*	*	*	*	Anモードのときは CMPA
CMPM	○	○	○	(Ay)+, (Ax)+	—	*	*	*	*	
DIVS	○			<ea>, Dn	—	*	*	*	0	符号付き
DIVU	○			<ea>, Dn	—	*	*	*	0	符号なし
EXT	○	○		Dn	—	*	*	0	0	
MULS	○			<ea>, Dn	—	*	*	*	0	符号付き
MULU	○			<ea>, Dn	—	*	*	*	0	符号なし
NEG	○	○	○	<ea>	*	*	*	*	*	
NEGX	○	○	○	<ea>	*	*	*	*	*	
SUB	○	○	○	<ea>, Dn	*	*	*	*	*	Anモードのときバイトは不可
	○	○	○	Dn, <ea>	*	*	*	*	*	Anモードのときは SUBA
SUBA	○	○		<ea>, An	—	—	—	—	—	
SUBI	○	○	○	#<data>, <ea>	*	*	*	*	*	Anモードのときは SUBA
SUBQ	○	○	○	#<data>, <ea>	*	*	*	*	*	$1 \leq \text{data} \leq 8$
SUBX	○	○	○	Dx, Dy	*	*	*	*	*	
	○	○	○	-(Ay), -(Ax)	*	*	*	*	*	
TAS	○			<ea>	—	*	*	0	0	
TST	○	○	○	<ea>	—	*	*	0	0	

iii) 論理演算命令

表3.19に、論理演算命令のオペランドのフォーマットを示す。論理演算命令では、アドレス・レジスタに対する論理演算ができないので注意が必要である。

表 3.19 論理演算命令のオペランドのフォーマット

命 令	サイズ			オペランドのフォーマット	コンディショ ン・コード					備 考
	B	W	L		X	N	Z	V	C	
AND	○	○	○	<ea>, Dn	—	*	*	0	0	SR モード可
	○	○	○	Dn, <ea>	—	*	*	0	0	
ANDI	○	○	○	#<data>, <ea>	—	*	*	0	0	
EOR	○	○	○	Dn, <ea>	—	*	*	0	0	SR モード可
EORI	○	○	○	#<data>, <ea>	—	*	*	0	0	
NOT	○	○	○	<ea>	—	*	*	0	0	
OR	○	○	○	<ea>, Dn	—	*	*	0	0	SR モード可
	○	○	○	Dn, <ea>	—	*	*	0	0	
ORI	○	○	○	#<data>, <ea>	—	*	*	0	0	

表 3.20 シフトおよびローテート命令のオペランドのフォーマット

命 令	サイズ			オペランドのフォーマット	コンディショ ン・コード					備 考
	B	W	L		X	N	Z	V	C	
ASL	○	○	○	Dx, Dy	*	*	*	*	*	1 ビットのみシフト
	○	○	○	#<data>, Dy	*	*	*	*	*	
			○	<ea>	*	*	*	*	*	
ASR	○	○	○	Dx, Dy	*	*	*	*	*	1 ビットのみシフト
	○	○	○	#<data>, Dy	*	*	*	*	*	
			○	<ea>	*	*	*	*	*	
LSL	○	○	○	Dx, Dy	*	*	*	0	*	1 ビットのみシフト
	○	○	○	#<data>, Dy	*	*	*	0	*	
			○	<ea>	*	*	*	0	*	
LSR	○	○	○	Dx, Dy	*	*	*	0	*	1 ビットのみシフト
	○	○	○	#<data>, Dy	*	*	*	0	*	
			○	<ea>	*	*	*	0	*	
ROL	○	○	○	Dx, Dy	—	*	*	0	*	1 ビットのみローテート
	○	○	○	#<data>, Dy	—	*	*	0	*	
			○	<ea>	—	*	*	0	*	
ROR	○	○	○	Dx, Dy	—	*	*	0	*	1 ビットのみローテート
	○	○	○	#<data>, Dy	—	*	*	0	*	
			○	<ea>	—	*	*	0	*	
ROXL	○	○	○	Dx, Dy	*	*	*	0	*	1 ビットのみローテート
	○	○	○	#<data>, Dy	*	*	*	0	*	
			○	<ea>	*	*	*	0	*	
ROXR	○	○	○	Dx, Dy	*	*	*	0	*	1 ビットのみローテート
	○	○	○	#<data>, Dy	*	*	*	0	*	
			○	<ea>	*	*	*	0	*	

iv) シフトおよびローテート命令

表3.20に、シフトおよびローテート命令のオペランドのフォーマットを示す。各命令とも、メモリ・シフトを指定した場合は、サイズはワードで1ビットのみのシフト（ローテート）に限られるので注意が必要である。

v) ビット処理命令

表3.21に、ビット処理命令のオペランドのフォーマットを示す。ビット処理の対象がデータ・レジスタのときはレジスタ全体（ロング・ワード）が、メモリのときはバイトが処理の対象となる。

表 3.21 ビット処理命令のオペランドのフォーマット

命 令	サイズ			オペランドのフォーマット	コンディショ ン・コード					備 考
	B	W	L		X	N	Z	V	C	
BCHG	○	○		Dn, <ea>	—	*	—	—	—	<ea> が Dn のときはサイズは ロング・ワード、<ea> がメモ リのときはサイズはバイトに限 られる
	○	○		#<data>, <ea>	—	*	—	—	—	
BCLR	○	○		Dn, <ea>	—	*	—	—	—	
	○	○		#<data>, <ea>	—	*	—	—	—	
BSET	○	○		Dn, <ea>	—	*	—	—	—	
	○	○		#<data>, <ea>	—	*	—	—	—	
BTST	○	○		Dn, <ea>	—	*	—	—	—	
	○	○		#<data>, <ea>	—	*	—	—	—	

vi) 2進化10進数 (BCD) 処理命令

表3.22に、BCD処理命令のオペランドのフォーマットを示す。BCD処理命令では、コンディション・コードのXビットが演算に使われるので、Xビットの初期状態には注意が必要である。

表 3.22 BCD処理命令のオペランドのフォーマット

命 令	サイズ			オペランドのフォーマット	コンディショ ン・コード					備 考
	B	W	L		X	N	Z	V	C	
ABCD	○			Dy, Dx	*	U	*	U	*	
	○			-(Ay), -(Ax)	*	U	*	U	*	
NBCD	○			<ea>	*	U	*	U	*	
SBCD	○			Dy, Dx	*	U	*	U	*	
	○			-(Ay), -(Ax)	*	U	*	U	*	

vii) プログラム制御命令

表 3.23 に、プログラム制御命令のオペランドのフォーマットを示す。

表 3.23 プログラム制御命令のオペランドのフォーマット

命 令	サイズ			オペランドのフォーマット	コンディショ ン・コード					備 考
	B	W	L		X	N	Z	V	C	
Bcc	○ ○			<label>	-	-	-	-	-	<displacement> は符号付き 8, 16 ビット
	○ ○			*±<displacement>	-	-	-	-	-	
DBcc		○		Dn, <label>	-	-	-	-	-	<displacement> は符号付き 16 ビット
		○		Dn, *±<displacement>	-	-	-	-	-	
ScC	○			<ea>	-	-	-	-	-	
BRA	○ ○			<label>	-	-	-	-	-	<displacement> は符号付き 8, 16 ビット
	○ ○			*±<displacement>	-	-	-	-	-	
BSR	○ ○			<label>	-	-	-	-	-	<displacement> は符号付き 8, 16 ビット
	○ ○			*±<displacement>	-	-	-	-	-	
JMP	- - -			<ea>	-	-	-	-	-	
JSR	- - -			<ea>	-	-	-	-	-	
RTR	- - -				*	*	*	*	*	
RTS	- - -				-	-	-	-	-	

Bcc, BRA, BSR 命令では、オペレーション・コードの後に“.S"を付記することによって、命令を強制的に1ワード長にすることができる（ただし、ディスプレイメントの範囲が-128～+127を超えた場合はエラーとなる）。しかし、".S"を付けた命令は、自分自身のすぐ後に続く命令に分岐することはできない。これは、ディスプレイメントの値が0のときは特別な意味（命令長が2ワードを意味する）に使われるからで、注意が必要である。

【例 1】

```

          BEQ.S      LABEL      次の命令へジャンプ
                                (アセンブル・エラーとなる)
LABEL    MOVEQ.L    #1, D0

```

viii) システム制御命令

表 3.24 に、システム制御命令のオペランドのフォーマットを示す。

3.4.4 アセンブラ制御命令

表 3.25 に、アセンブラ制御命令 (directive) を示す。クロス・マクロ・アセンブラとレジデント・マクロ・アセンブラで使える命令、使えない命令がある

表 3.24 システム制御命令のオペランドのフォーマット

命 令	サイズ			オペランドのフォーマット	コンディショ ン・コード					備 考
	B	W	L		X	N	Z	V	C	
RESET	—	—	—		—	—	—	—	—	特権命令
RTE	—	—	—		*	*	*	*	*	
STOP	—	—	—	#<data>	*	*	*	*	*	
MOVE				USP, An	—	—	—	—	—	
				An, USP	—	—	—	—	—	
				<ea>, SR	*	*	*	*	*	
ANDI				#<data>, SR	—	*	*	0	0	
ORI				#<data>, SR	—	*	*	0	0	トラップ発生命令
EORI				#<data>, SR	—	*	*	0	0	
TRAP	—	—	—	#<vector>	—	—	—	—	—	
TRAPV	—	—	—	.	—	—	—	—	—	
CHK				<ea>, Dn	—	*	U	U	U	
MOVE				<ea>, CCR	*	*	*	*	*	
				SR, <ea>	—	—	—	—	—	ステータス・レジスタ用 命令
ANDI				#<data>, CCR	—	*	*	0	0	
ORI				#<data>, CCR	—	*	*	0	0	
EORI				#<data>, CCR	—	*	*	0	0	

ので注意が必要である。

表 3.25 で使用している記号の意味は次の通りである。

- Δ : 1 個以上のスペースを表わす。
- [] : 省略可能なことを表わす。
- モジュール名, バージョン, リビジョン : プログラムのオブジェクト・モジュールを識別するための情報
- レジスタ・リスト : MOVE M 命令で扱うレジスタ群
- アドレス・レジスタ : ベース・レジスタとなるアドレス・レジスタ A0 ~ A7
- セクション : セクション番号 0 ~ 15

3.4.5 リロケートブルなプログラミング

大規模なプログラムを開発する場合、各機能ごとにプログラムを分割して作成したり、以前開発したプログラムの一部をそのまま活用したりすることがある。このような場合、始めからプログラムをアセンブルし直すのではなく、個

表 3.25 アセンブラ制御命令

命 令	分 類	機 能	フ ォ ー マ ッ ト	サ ポ ー ト 言 語		備 考
				ク ロ ス	レ ジ デ ント	
COMM	プログラム制御	共通データ・エリアの宣言	〈ラベル〉△COMM	○		
DATA	プログラム制御	ローカル・データ・エリアの宣言	〈ラベル〉△DATA	○		
DC	データ定義	定数の定義	[〈ラベル〉]△DC[.〈サイズ〉] △〈式〉[.〈式〉.....]	○	○	サイズは B, W, L
DCB	データ定義	定数ブロックの定義	[〈ラベル〉]△DCB[.〈サイズ〉] △〈個数〉, △〈式〉		○	〈個数〉は確保するデータ数
DS	領域確保	メモリの領域確保	[〈ラベル〉]△DS[.〈サイズ〉] △〈式〉	○	○	サイズは B, W, L
END	プログラム制御	ソース・プログラムの終り	△END	○		
ENDC	条件付きアセンブリ	条件付きアセンブリの終了	△ENDC	○		
ENDM	マクロ制御	マクロ定義の終了	△ENDM	○		
EQU	値設定	シンボルに値を与える	〈ラベル〉△EQU△〈式〉	○	○	
FAIL	プログラム制御	アセンブル・エラーを発生させる	△FAIL△〈式〉	○	○	〈式〉はエラー番号
FORMAT	リスティング制御	リストのフォーマット	△FORMAT	○		
IDNT	リネージ制御	モジュール名の設定	〈モジュール名〉△IDNT△ バージョン, リビジョン	○	○	
IFEQ	条件付きアセンブリ	〈式〉=0のときアセンブル	△IFEQ△〈式〉	○	○	
IFNE	条件付きアセンブリ	〈式〉≠0のときアセンブル	△IFNE△〈式〉	○	○	
LC	リスティング制御	1 ページ当たりのライン数を指定	△LC△〈式〉	○	○	
LIST	リスティング制御	アセンブル・リストの出力要求	△LIST	○	○	
LLEN	リスティング制御	1 行当たりの出力文字数を指定	△LLEN△〈式〉	○	○	
MACRO	マクロ定義	マクロ定義の開始	〈ラベル〉△MACRO	○	○	
MEXIT	マクロ定義	マクロ展開の途中終了	△MEXIT	○	○	
NAM	リネージ制御	モジュール名の設定	△NAM△〈モジュール名〉	○	○	
NOFORMAT	リスティング制御	リストのフォーマットを抑制	△NOFORMAT	○	○	
NOLIST	リスティング制御	アセンブル・リストの出力抑制	△NOLIST	○	○	
NOMAC	リスティング制御	マクロ展開の印刷を抑制	△NOMAC	○	○	

(表 3.25 の続き)

命 令	分 類	機 能	フ ォ ー マ ッ ト	サ ポ ー ト 言 語		備 考
				クロス	レジデント	
NOOBJ	オブジェクト出力	オブジェクトの出力を抑止	Δ NOOBJ	○	○	
NOPAGE	リスティング制御	改ページ抑止	Δ NOPAGE	○	○	
OPT	オブション指定	アセンブラ・オブションの指定	Δ OPT Δ<オブション> [, <オブション>.....]		○	
ORG	プログラムの制御	アドレス・セクションの宣言	Δ ORG[.S] Δ<式>	○	○	<式>は先頭アドレス
PAGE	リスティング制御	改ページ要求	Δ PAGE	○	○	
PROG	プログラムの制御	プログラムの宣言	Δ PROG	○	○	
REG	プログラムの制御	MOVEM用レジスタ・リストの宣言	<ラベル> Δ REG Δ <レジスタ・リスト>		○	
SCT	プログラムの制御	リロケータブル・セクションの宣言	Δ SCT[.S] Δ<式>	○		<式>はセクション番号
SECTION	プログラムの制御	リロケータブル・セクションの宣言	[<ラベル>] Δ SECTION [.S] Δ<式>		○	<式>はセクション番号
SET	値設定	シンボルの値を(再)定義する	<ラベル> Δ SET Δ<式>	○	○	
SPC	リスティング制御	空白行の出力	Δ SPC Δ<式>	○	○	
TTL	リスティング制御	タイトルの指定	Δ TTL Δ<文字列>	○	○	
USING	プログラムの制御	ベース・レジスタの設定	Δ USING Δ<ラベル>, <アドレス・レジスタ>	○	○	
COMLINE	プログラムの制御	コマンド・ライン・エリアの確保	[<ラベル>] Δ COMLINE Δ <式>		○	
IFGE	条件付きアセンブリ	<式> ≥ 0 のときアセンブル	Δ IFGE Δ<式>		○	
IFGT	条件付きアセンブリ	<式> > 0 のときアセンブル	Δ IFGT Δ<式>		○	
IFLE	条件付きアセンブリ	<式> ≤ 0 のときアセンブル	Δ IFLE Δ<式>		○	
IFLT	条件付きアセンブリ	<式> < 0 のときアセンブル	Δ IFLT Δ<式>		○	
XDEF	リンケージ制御	外部参照名の定義	Δ XDEF Δ<ラベル> [, <ラベル>,]	○	○	
XREF	リンケージ制御	外部参照名の宣言	Δ XREF[.S] Δ[<セクション> :]<ラベル>[,]	○	○	セクションはセクション番号
OFFSET	領域確保	領域の名称のみを宣言	Δ OFFSET Δ<式>		○	

個のプログラムのアセンブルの結果であるオブジェクト・モジュール (object module) を、直接結合できれば便利である。このオブジェクト・モジュールの結合を行なうプログラムがリンケージ・エディタ (linkage editor) である。

(1) セクション

i) リロケートブルなセクション

ソース・プログラムをコーディングしている段階では、まだメモリ上のどの領域へロードするのかが決まっていないセクションを、リロケートブル (再配置可能) なセクション (relocatable section) という。アセンブラでは、16個までのリロケートブルなセクションを定義することができる。それらのセクションには0~15の番号が与えられ、別々にアセンブルしたオブジェクト・モジュールの同じ番号のリロケートブルなセクションは、リンケージ・エディタによって一つの連続したセクションにまとめられる。これにより、別々にコーディングし、別々にアセンブルしたプログラム同士でも、実行命令の領域や変数の領域を同じ番号のセクションとしてコーディングしておけば、リンケージ・エディタによって、実行命令の領域、変数の領域としてそれぞれ一つにまとめることができる。

番号の異なる各セクションには、それぞれ独立したロケーション・カウンタ (location counter) が割り当てられる。すなわち、プログラムの途中で番号の違うセクションが定義されると、ロケーション・カウンタは0となり、新しく定義されたセクションのロケーション・カウンタにリセットされる。そして、以前定義していたセクションが再び定義されると、ロケーション・カウンタの値は、以前の定義部分の続きの値にセットされる。

ロケーション・カウンタの値は、各セクションの先頭からの相対アドレスで、実際にロードされるメモリ上のアドレスとは無関係な値である。

ii) アブソリュートなセクション

リロケートブルなセクションが、オブジェクト・モジュールの段階ではまだロードされるメモリ・アドレスの情報をもっていないのに対し、オブジェクト・モジュールの段階でロードされるメモリ・アドレスの情報をもっているセクションを、アブソリュートなセクション (absolute section) という。

アブソリュートなセクションとリロケートブルなセクションのコーディング上の違いは、次の点である。

① セクションの宣言

アブソリュート ORG 制御命令で行なう.

リロケータブル SCT (クロス) または SECTION (レジデント) 制御命令で行なう.

② 共通データ・エリア

アブソリュート 定義できない.

リロケータブル 定義できる

アブソリュートなセクションの個数は、一つのプログラム内では 239 以下 (正確には、共通データ・エリアと外部参照名の個数を含めて 239 以下) でなければならない.

アブソリュートなセクションのロケーション・カウンタの値は、ロードされるメモリ・アドレスそのものを指している.

iii) 共通データ・エリア

複数のプログラムから共通に使用されるデータ、変数は、共通データ・エリア内に確保する. 共通データ・エリアは、それを参照、更新するプログラム中にエリアが確保されるのではなく、リンケージ・エディタでプログラムの結合が行なわれるときに、一つの領域が共通データ・エリアとして割り当てられる.

(2) 外部参照

いくつかの別々にアセンブルしたプログラムを一つに結合して動作させる場合、あるプログラムから他のプログラム内にあるラベルを参照しなければならない場合がある. このように、他のプログラム内のラベルを参照することを外部参照 (external reference) といい、他プログラムから参照されるラベルを外部定義・シンボル (external symbol) という.

外部参照しているオペランドのアドレス決定は、リンケージ・エディタがプログラムの結合時に行なうが、これに必要な情報は、アセンブラが作成してリンケージ・エディタに渡さなければならない. アセンブラは、XDEF, XREF 制御命令の外部参照定義名の宣言に従って、リンケージ・エディタに渡す情報を作成する.

3.4.6 プログラム例

以下では、アセンブラのプログラム例をいくつか示す.

【例1】 データの転送

```

*          DATA MOVE
*
*MOVE A BLOCK OF DATA FROM SOURCE TO DESTINATION.
*D0 CONTAINS THE NUMBER OF LONG WORDS-1 TO BE MOVED.
*A0 CONTAINS THE SOURCE ADDRESS AND A1 CONTAINS THE
*DESTINATION ADDRESS.
*
          ORG          $1000
AGAIN    MOVE.L      (A0)+, (A1)+      ロング・ワード・データの転送、アドレス
                                           は自動的に更新される
          DBRA        D0, AGAIN        (D0)=-1 ならば転送終了
          END

```

D0 には、転送するロング・ワード・データ数-1 をあらかじめセットしておく。この場合、そうすればロング・ワードで所要の回数だけ転送してくれる。

転送するデータのサイズを B, W とすれば、バイト・データ、ワード・データの転送が可能になる。D0 に転送するワード・データ数がセットされている場合のプログラムは

```

          ORG          $2000
AGAIN    MOVE.W      (A0)+, (A1)+      ワード・データの転送
          SUBQ.W      #1, D0           データ数の更新
          BNE.S       AGAIN           (D0)≠0 ならば転送継続
          END

```

となる。

【例2】 データの取出し

```

*          MULTIPLE TABLE LOOK UP
*
*USING LOOK UP TABLES, THE ASCII AND DECIMAL CODE VALUES
*OF A HEX DIGIT IN D0 ARE STORED AT LOCATIONS TO WHICH
*A1 IS POINTING.
*A0 POINTS TO THE SET OF LOOKUP TABLES.
*
*
          ORG          $2000
MLOOKUP EQU          *
          MOVE.L      A0, -(SP)        A0 の退避
          LEA          ASCTABLE, A0    テーブルの先頭アドレスをロード
          MOVE.B      0(A0, D0), (A1)+ ASCII コードをセット

```

```

                MOVE.B    $10(A0, D0), (A1)+    DECIMAL をセット
                MOVE.L    (SP)+, A0             A0 の回復
                RTS
ASCTABLE      DC.B       $30, $31, $32, $33, $34, $35, $36, $37,
                $38, $39
                DC.B       $41, $42, $43, $44, $45, $46,
BCDTABLE      DC.B       0, 1, 2, 3, 4, 5, 6, 7, 8, 9, $10, $11, $12,
                $13, $14, $15
                END

```

D0 に格納されたバイト・データに対応する ASCII コードと BCD を取り出すサブルーチンである。

【例 3】 文字列の比較

```

*           STRING COMPARE
*
* TWO STRINGS ARE COMPARED FOR SAMENESS.
* A0 POINTS TO THE BEGINING OF THE FIRST STRING AND A1, TO
* THE BEGINING OF THE SECOND.
* THE NUMBER OF LONG WORDS TO BE COMPARED IS IN D1.
*
                ORG        $2000
                BRA.S      SKIP           比較する文字数が 0 の場合のチェック
AGAIN          CMPM.L      (A0)+, (A1)+   文字列 (ロング・ワード) の比較
SKIP          DBNE        D1, AGAIN       不一致および (D1) キー 1 ならば比較
                                           の継続
NOCMP          NOP
                END

```

【例 4】 32 ビット符号付き乗算

```

*           32*32 BIT SIGNED MULTIPLY
*
* MULTIPLY TWO 32 BIT SIGNED VALUES TO GENERATE A 64 BIT
* SIGNED PRODUCT.
* UPON ENTERING THE SUBROUTINE, SV1 IS IN D0 AND SV2 IS IN
* D1.
* UPON EXITING THE SUBROUTINE, THE LOWER 32 BITS OF THE
* RESULT ARE IN D1 AND THE UPPER 31 BITS PLUS SIGN BIT ARE
* IN D0.
*
                SCT        1
                XDEF        DMULTS        外部定義名の宣言
DMULTS        EQU         *
                MOVEM.L     D2-D6, -(SP)   レジスタ D2~D6 の退避

```

	CLR.B	D6	符号記憶インディケータのリセット
	TST.L	D0	符号のチェック
	BPL.S	CHKD2	
	NEG.L	D0	符号の反転 (→+)
	NOT.B	D6	インディケータのセット
CHKD2	TST.L	D1	符号のチェック
	BPL.S	READY	
	NEG.L	D1	符号の反転 (→+)
	NOT.B	D6	インディケータのセット
READY	EQU	*	
	MOVE.W	D0, D3	下位ワード・データを D3へロード
	SWAP	D0	
	MOVE.W	D0, D2	上位ワード・データを D2へロード
	MOVE.W	D1, D5	下位ワード・データを D5へロード
	SWAP	D1	
	MOVE.W	D1, D4	上位ワード・データを D4へロード
	SWAP	D1	
	MULU	D4, D0	(上位ワード・データ) × (上位ワード・データ)
	MULU	D3, D1	(下位ワード・データ) × (下位ワード・データ)
	MULU	D5, D2	(下位ワード・データ) × (上位ワード・データ)
	MULU	D4, D3	(上位ワード・データ) × (下位ワード・データ)
	SWAP	D2	
	SWAP	D3	
	CLR.L	D4	
	CLR.L	D5	
	MOVE.W	D2, D4	
	MOVE.W	D3, D5	
	CLR.W	D2	
	CLR.W	D3	
	ADD.L	D2, D1	} 積の計算
	ADDX.L	D4, D0	
	ADD.L	D3, D1	
	ADDX.L	D5, D0	
*			
	TST.B	D6	積の符号のチェック
	BEQ.S	DMEND	
	NEG.L	D1	} 符号の反転 (+→-)
	NEGX.L	D0	
DMEND	EQU	*	
*			
	MOVEM.L	(SP)+, D2-D6	レジスタ D2~D6 の回復
	RTS		
	END		

結果は、D0に上位、D1に下位が入り、D0の最上位ビットが符号となる。

【例5】 データの整理

```

*          SEQUENCER
*
* SEQUENCES A STRING OF WORD DATA SUCH THAT THE LARGEST
* NUMBER IS IN THE LOWEST MEMORY LOCATION.
* A0 POINTS TO THE BEGINNING OF THE STRING, AND A1, TO THE
* END.
*
*
          SCT          2
          XDEF         SEQUENC R      外部定義名の宣言
SEQUENC R EQU         *
          MOVEM.L      A0/A2/D0, -(SP) レジスタの退避
          MOVEA.L      A0, A2         先頭アドレスの退避
          BGNAGN       A2, A0         比較アドレスのイニシャル
          NXTPR        CMPM.W        (A0)+, (A0)+   ワード・データの比較
          BGT.S        EXCHNG        上位アドレスのデータのほうが
                                     大きいときは、データを入れ
                                     換える
          TST          -(A0)         データ・アドレスの修正(-2)
          CMPA.L       A0, A1        比較の終りをチェック
          BNE.S        NXTPR
          MOVEM.L      (SP)+, D0/A0/A2 レジスタの回復
          RTS
EXCHNG EQU            *
          MOVE.W       -(A0), D0
          MOVE.W       -(A0), 2(A0)
          MOVE.W       D0, (A0)
          BRA.S        BGNAGN
          END

```

符号付きワード・データを、値の大きいものから順番に並べ換えるプログラムである。A0にデータの先頭アドレス、A1にエンド・アドレスがセットされている。

【例6】 データの挿入

```

*          ADD TO A SEQUENCED LIST
*
* A NEW NUMBER IS INSERTED INTO THE PROPER PLACE OF A
* SEQUENCED LIST.
* THE NUMBER TO BE INSERTED IS IN D0. THE LOWEST ADDRESS
* OF THE LIST IS IN A0. THE HIGHEST ADDRESS+1 IS IN A1.

```

*THE LARGEST DATA IS IN THE LOWEST ADDRESS, AND DATA IS
*MOVED DOWN TO MAKE ROOM FOR THE NEW WORD.

```

*
      ORG      $2000
      CMP      (A0), D0          最大値と比較
      BGE.S    FINAL            最大値より大きいときはブランチ
MVDWN  MOVE     (A0)+, -4(A0)    データを移動して空きを作る
      CMP      (A0), D0          データを比較
      BGE.S    FINAL            大きいときはブランチ
      CMP      A0, A1            終りのチェック
      BHI      MVDWN
      FINAL    MOVE     D0, -(A0)  新しいデータをセット
      RTS
      END

```

値の大きいものから順に並んでいるデータの列に、新しいデータを追加、挿入するプログラムである。追加によりはみ出たデータは、アドレスの小さい方に順番にずれていく。

【例7】 CRTC イニシャライズ

```

*      CRTC INITIALIZATION PROGRAM
*
*THIS ROUTINE CAN BE USED TO INITIALIZE THE REGISTERS OF
*THE CRT CONTROLLER IN AN 68000 SYSTEM.
*
*
      ORG      $9000
CRTC  DS.B      1          CRTC ポインタ・レジスタ
      ORG      $9002
      DS.B      1          CRTC ポインタ・レジスタ
      ORG      $3000
      LEA      CRTC, A1      ポインタ・レジスタのアドレスをロード
      LEA      TABLE, A0    初期値テーブルのアドレスをロード
      CLR      D0
AGAIN  MOVE.B   (A0)+, D0      初期値をロード
      MOVEP    D0, 0(A1)      初期値をセット
      ADD      #100, D0        ポインタの値を更新
      BTST     #12, D0         終りをチェック (16回ループ)
      BEQ.S    AGAIN
      -----
      ORG      $31F0
TABLE DC.B      $65, $50, $56, $09, $18, $0A, $18, $18
      DC.B     $00, $0B, $00, $0B, $00, $80, $00, $80
      END

```


【例 8】 ポーリング・ルーチン

```

*          PERIPHERAL POLLING ROUTINE
*
* THIS IS A POLLING ROUTINE FOR A SYSTEM WHICH CONTAINS
* 6800 PERIPHERAL DEVICES.
* THE TABLE, STAREGLT, CONTAINS THE ADDRESS OF EACH
* PERIPHERAL STATUS REGISTER AND A STATUS MASK. ANOTHER
* TABLE, LOCATED 'LENGTH' FROM STAREGLT, CONTAINS THE
* ADDRESS OF EACH SERVICE ROUTINE.
*
          ORG          $5000
          LEA          STAREGLT, A0          テーブルの先頭アドレスをロード
          MOVEQ.L      #-4, D1              インデックスのイニシャライズ
AGAIN     ADDQ.W       #4, D1                インデックスの更新
          CHK          #LENGTH, D1          (D1) > LENGTH ならば
                                              TRAP 割込み発生
          MOVE.L       0(A0, D1), D0
          AND.L        #$FFFFFF, D0         } ステータス・レジスタの
          MOVEA.L      D0, A1               } アドレスを取り出す
          MOVE.B       (A1), D0             ステータス・レジスタを read
          AND.B        0(A0, D1), D0        ステータス・ビットをマスク
          BEQ.S        AGAIN
          MOVE.L       LENGTH(A0, D1), A0   対応するサービス・ルーチン
                                              のアドレスをロード
          JMP          (A0)                 サービス・ルーチンへジャンプ
STAREGLT  DS.L        14
LENGTH   EQU         28
          END

```

下記の STAREGLT テーブルに従って、周辺装置のポーリングを行なう



ログラムである。

3.5 高級プログラミング言語

68000 で使える高級プログラミング言語としては、FORTRAN, Pascal, BASIC, C, COBOL などの一般的な言語のほかに、68000 に固有な言語として S-PL/H がある。以下では、(株)日立製作所から提供されている高級言語の中から、S-PL/H と FORTRAN について簡単にその特徴などを記す。

3.5.1 S-PL/H

S-PL/H (super programming language of Hitachi micro computer) は 8086 用の高級言語 PL/M-86 に相当する言語で、CP/M 流の呼び方にならえば PL/M-68000 とも呼べる言語である。

S-PL/H は汎用高級言語 PL/I からマイクロコンピュータの応用システム記述に必要な機能を抜き出し、さらにマイクロコンピュータに特有の機能を付加して構成した高級プログラミング言語である。S-PL/H のプログラムはアセンブラに比べ読みやすく、また少ないステップ数で記述できるので、S-PL/H を使用すると、プログラムの生産性と品質を向上することができる。

S-PL/H は、8 ビットの 6800 用高級言語 PL/H と上方への互換性 (upward compatible) があり、PL/M-86 とはハードウェアに密着したわずかの部分を除いて互換性がある。

S-PL/H が PL/H および PL/M-86 より機能的に拡張されている項目は、次の通りである。

- (1) 3 レベル構造体
- (2) 3 次元配列
- (3) 選択子付き DO CASE 文
- (4) マルチプロセッサ制御用 TEST AND SET 文
- (5) 倍長整数型データ
- (6) ビット型データ

上記以外に、PL/H にプラスされた機能は次の通りである。

- (1) 整数型データ
- (2) 実数型データ

(3) 手続きのリエントラント属性

S-PL/Hのコンパイラには、クロス方式とレジデント方式の2種類がある。

3.5.2 FORTRAN

FORTRAN (FORmula TRANslation) は科学技術計算用として広く使われている高級プログラミング言語である。68000のFORTRANは、ANSI FORTRAN 77 (american national standard programming language FORTRAN) のサブセットFORTRANの規格を満たし、さらにISA-S61.1 (industrial computer system FORTRAN procedures for executive functions, process input/output, and bit manipulation) 中のビット処理機能を追加したものである。

68000のFORTRANには、次の特徴がある。

(1) ブロックIF文が使えるので、余計な文番号を書かずに制御構造が記述でき、構造化プログラミングが容易に可能になる。

(2) 文字型の変数、配列要素および配列が使用できる。

(3) メモリ内のデータを内部ファイルとして取り扱うことができるので、データ編集が容易に行なえる。

(4) 副プログラムの変数および共通ブロックの内容を、SAVE文によってRETURN文またはEND文の実行後でも保持することができる。

FORTRAN77のサブセットに追加されている68000 FORTRANの機能は、次の通りである。

(1) 整数型データとして4バイトのほかに2バイト・データが使用できる。

(2) 実数型データとして4バイトのほかに8バイト・データが使用できる。

(3) 上記(1)および(2)の追加に伴い、型宣言文にデータの長さ指定が追加されている。

(4) 次の10種類の組込み関数および組込み手続きが追加されている。

IOR (論理和), IAND (論理積), NOT (論理否定), IEOR (排他的論理和), ISHFT (シフト), IBSET (ビット・セット), IBCLR (ビット・クリア), BTEST (ビット・テスト), INPUT (絶対アドレス入力), OUTPUT (絶対アドレス出力)。

(5) 次の組込み関数が、引数に使用できないものとして追加されている。
IOR, IAND, NOT, IEOR, ISHFT, IBSET, IBCLR, BTEST

- (6) BLOCK DATA 文が使用できる.
- (7) 16 進定数, nH 型文字定数が使用できる.
- (8) SAVE 文に共通ブロック名のほかに, 変数名, 配列名を書ける.

3.6 デ バ ッ ガ

3.6.1 デバッグの概要

68000 デバッグは, EPROM のファームウェアとして実装され, H680SBC システムを使用するユーザ・プログラムの開発支援のために用意されたデバッグ・ツールである.

68000 デバッグは, オブジェクト・プログラムの入出力, I/O 装置の割付け, レジスタ・メモリ内容の表示・変更など豊富な機能をもっている. また, 68000 アセンブラおよびテキスト・エディタも 68000 デバッグの下で動作する.

デバッグはオブジェクト・テープのロード, ベリファイ, メモリ内容のプリント, パンチ, 転送, 入出力機器の選択, アセンブラ, テキスト・エディタへの制御の移動, ユーザ・プログラムのデバッグなどの機能をもっている.

ユーザはデバッグの上記機能を使用して, プログラム開発を効率よくできるようになっている.

3.6.2 デバッグの機能

デバッグは以下のような機能をもっている.

(1) プログラムのロードとパンチ

- i) メモリへ紙テープの S タイプ・オブジェクト[†]をロードする (LO 機能).
- ii) メモリの内容と紙テープ・オブジェクトの内容を照合する (VE 機能).
- iii) メモリ内容を S タイプ・オブジェクト形式で紙テープに打ち出す (PU 機能).

(2) メモリ・レジスタ内容の表示, 変更

- i) メモリ内容の参照および変更ができる (MD・MM 機能).
- ii) レジスタ内容の参照および変更ができる (DF・RM 機能).
- iii) メモリ間でメモリ内容の転送ができる (MV 機能).

[†] S タイプオブジェクトのフォーマットについてはこの章の最後に説明する.

iv) 指定アドレス間のメモリ内容をクリアする (BT 機能).

(3) プログラムの実行

i) 指定アドレスからのプログラム実行ができる (GO 機能).

ii) ユーザ・プログラムのトレースができる (TR 機能).

iii) ブレーク・ポイントの設定, 追加, 取消し, 表示ができる (BR 機能).

iv) ユーザ作成のサブルーチンを実行する (CA 機能).

(4) エクセプション処理, 入出力関係

i) バス・エラー, アドレス・エラーについて, ユーザ・プログラムで使用するベクタ・アドレスの設定ができる (VA 機能).

ii) 入出力ルーチンの選択 (I/O ルーチンの割付け) ができる (IO 機能).

iii) プリンタの接続ができる (PA 機能).

iv) ACIA によるデータ転送におけるワード構成の変更および文字間の null 数の変更ができる (PF 機能).

(5) その他

i) アセンブラへ制御を移すことができる (AS 機能).

ii) テキスト・エディタへ制御を移すことができる (TX 機能).

iii) データの変換を行なう (DC 機能).

3.6.3 デバッガの標準的な使い方

デバッガを使用したプログラム・デバッグ手順 (図 3.16) について説明する. まず, テキスト・エディタおよびアセンブラにより作成したオブジェクト・プログラムを SBC システムのメモリ上にロードする. S タイプ・オブジェクト・プログラムの形で紙テープからロードする場合は LO コマンドを, EPROM から転送する場合は MV コマンドを使う.

次にデバッグ用コマンドを用い, プログラムをデバッグする. デバッグ用コマンドには, レジスタ内容表示・変更用の DF・RM コマンド, メモリ内容表示・変更用の MD・MM コマンド, ユーザ・プログラム実行用の GO・GT コマンド, トレース用の TR・TT コマンド, ブレーク・ポイント設定用の BR コマンドなどがある.

デバッグしたプログラムは PU コマンドにより, S タイプ・オブジェクト・プログラムの形で紙テープにパンチされる.




図 3.16 プログラム・デバッグの手順

3.6.4 デバッガ・コマンド

デバッガでは、コマンド待ちの記号としてコンソール出力装置の先頭に “/” を表示する。以下に示すコマンド一覧表に従ってコマンドをコンソールよりキーインする。

デバッガのコマンド・シンタックスは以下のようにになっている。

(1) $\begin{Bmatrix} A \\ B \\ C \end{Bmatrix}$ は A, B, C の内のどれか一つを選択することを示す。

(2) [] は省略可能であることを示す。

(3) () ... は () 内の繰返しであることを意味する。

(4) アンダーラインの部分は、ユーザがキーインすることを意味する。

(5) コマンドの 1 文字消去

入力中のコマンドの 1 文字消去は (BS) (back space の意, (CTRL) キー

+ H) または (DEL) をキーインする。直前の文字に対しては (BS) を1個、1個前の文字には (BS) を2個キーインしてから訂正すべき文字をキーインする。(BS) の最初のキーインで“\” (back slash) を表示する。

またその場合 (BS) 1個に対して、対応する文字をエコーとして表示する。入力文字数以上を消去しようとするときデバッガのコマンド入力要求状態になる。最後のエコー文字の次に“\”を表示する。

【例1】NOPA とキーインすべきところをNPQ とキーインしてしまった場合

／NPQ (BS) (BS) OPA	ユーザのキーイン手順
↓	
／NPQ\Q P\OPA	コンソール上の表示
└───┘	
エコー	

(6) コマンドの1行消去

キーインしたコマンドの1行全部消去には (CAN) (cancel の意、(CTRL) キー+ X キー) をキーインする。

【例2】MV とキーインした後、コマンドを消去する場合

／MV (CAN)	ユーザのキーイン手順
／MV\	コンソール上の表示
／	

(7) コマンドのキャンセル

一つのコマンド機能の全部のキャンセルとして (ESC) (escape の意) をキーインする。(ESC) をキーインすると、該当コマンドの処理は中断され、次のコマンドの入力待ちとなる。

【例3】

／MV (CR)	
BEG 1000 (ESC) \	
／	次のコマンドの入力待ち

(8) コマンド入力文字の表示

現在までに入力した文字を表示するには、EOT ((CTRL) キー+ D キー) をキーインする。(BS) キーを使用したときに有用である。

【例 4】

／NPQ (BS) (BS) OS (BS) PA (EOT) ユーザのキーイン手順

／NPQ＼QP＼OS＼S＼PA コンソール上の表示

NOPA

最初に PQ が消え、OS が入り、次に S が消え、PA が入る

(9) コマンドに続くオプション指定において、存在しないオプションを指定した場合は無視される。

3.6.5 コマンドの例

デバッガ・コマンドの中で DC コマンドと DF コマンドを例にとり、指定の仕方、使用法について説明する。

(1) DC コマンド

DC △ <式> (CR)

i) 機能

① 式を 16 進と 10 進に変換する。

② 式は 16 進、10 進のどちらでもよく、両方とも表示できる。

ii) 説明

① <式> は、A、-A、A+B、A-B の形のみ許されている。A、B は正の 10 進数または 16 進数である。

② 10 進数には &、16 進数には \$ を頭に付けて表現する。

iii) 注意事項

① DC コマンドにおいて数値に \$ や & を省略した場合は、10 進数と解釈する。

② 説明 i) で記述した式の形の後に、+ または - で値を付けた場合、その値は無視される。

iv) 使用例

① /DC &255 (CR)

\$FF=&255

/

10 進数の 255 を 16 進数に変換すると \$FF になる。

② /DC \$10 (CR)

\$10=&16

/

16進数の\$10を10進数に変換すると16になる。

$$\begin{array}{r} \textcircled{3} \quad \text{ /DC \&20+\&12 (CR)} \\ \$20=\&32 \\ \text{ /} \end{array}$$

10進数の20と12を加えると32で、16進数の\$20になる。

$$\begin{array}{r} \textcircled{4} \quad \text{ /DC \$200-$100 (CR)} \\ \$100=\&256 \\ \text{ /} \end{array}$$

16進数の\$200から\$100を引くと\$100で、10進数の256になる。

$$\begin{array}{r} \textcircled{5} \quad \text{ /DC \&10-\&100 (CR)} \\ -\$5A=-\&90 \\ \text{ /} \end{array}$$

10進数の10から100を引くと-90で、16進数の-\$5Aになる。

$$\begin{array}{r} \textcircled{6} \quad \text{ /DC \$10+\&15 (CR)} \\ \$1F=\&31 \\ \text{ /} \end{array}$$

16進数の\$10と10進数の15を加算すると10進数で31、16進数で\$1Fになる。

(2) DF コマンド

$$\text{DF} \left\{ \begin{array}{l} [[\Delta, \text{レジスタ・キーワード}) \dots] \\ [\Delta \text{ALL}] \end{array} \right\} \textcircled{\text{CR}}$$

i) 機能

ブレーク・ポイント、トレース時または割込みが発生したときに表示するレジスタを選択する。

ii) 説明

<レジスタ・キーワード>とスペースを区切りにして、コマンド・ストリングに並べることによって、指定レジスタをレジスタ情報[†]に加える。<レジスタ・キーワード>には以下のものがある。

PC プログラム・カウンタ

[†] レジスタ情報とは、ブレーク・ポイント、トレース時または割込みが発生したときに表示される各種レジスタの内容表示をいう。

SR	ステータス・レジスタ
US	ユーザ・スタック・ポインタ
SS	スーパーバイザ・スタック・ポインタ
A0~A7	8個のアドレス・レジスタ
D0~D7	8個のデータ・レジスタ

iii) 注意事項

① 表示していたレジスタを表示しないように DF コマンドで変更することはできない。そのような場合には NODF コマンドにより全レジスタを消去した後に、DF コマンドで表示するレジスタを選択する必要がある。

② DF (CR) とキーインすると、このコマンドで指定されているレジスタ情報を表示する。

③ DF_△ALL (CR) とキーインすると、すべてのレジスタ情報を指定したことになる(初期状態では、(ALL)指定になっている)。

④ SR (ステータス・レジスタ) 内容の詳細を表示するため、下記のように表示する。

$$SR = \times \times \times \times \times \times \times \times = \left\{ \begin{array}{l} TS \ I \ XNZVC \\ \dots \ I \ \dots \end{array} \right\}$$

各フラグがセットされているとき、そのフラグを意味する文字を表示し、リセットされているときは‘.’を表示する。

I は 16 進数で割込みマスク 0~7 を表わす (表 3.26)。すなわち I2, I1, I0 を 1 桁の 16 進数と見て表示している。

各フラグの意味は次ページの図 3.17 の通りである。

割込みの種類には次の ①~⑤ のものがある。

表 3.26 割込みマスク

I	I2	I1	I0
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1




図 3.17

- ① PIA, ACIA と PTM からの割り込み
- ② アポート・スイッチ
- ③ リセット・スイッチ
- ④ バス・エラーの発生
- ⑤ アドレス・エラーの発生

iv) 使用例

① DF (CR)

```

PC=001ED0    SR=2000=.S0....    US=00FEFF00    SS=00FEFF00
D0=01234567   D1=0000ABCD    D2=00000000    D3=000000D3
D4=00000000   D5=00000000    D6=00000000    D7=00000000
A0=00001000   A1=00002000    A2=0FD21A2C    A3=00000000
A4=00000000   A5=00000000    A6=00000000    A7=00FEFF00
/

```

現在, 指定されているレジスタ情報を表示する.

② NODF (CR)

DF (CR)

/

NODF コマンドですべてのレジスタ情報を解除し, 空行を表示する.

③ DF.D0 (CR)

DF (CR)

D0=01234567

/

レジスタ情報に D0 のみを指定し表示する.

④ /DF ALL (CR)

/DF (CR)

```

PC=001ED0    SR=2000=.S0.....    US=00FEFF00    SS=00FEFF00
D0=01234567    D1=0000ABCD    D2=00000000    D3=00000000
D4=00000000    D5=00000000    D6=00000000    D7=00000000
A0=00001000    A2=00002000    A2=0FD21A2C    A3=00000000
A4=00000000    A5=00000000    A6=00000000    A7=00000000

```

さらに ALL を指定することにより、全レジスタ情報を表示する。

3.6.6 S タイプ・オブジェクトのフォーマット


リロケートブル・オブジェクト・モジュールをクロスリンケージ・エディタでまとめると、この S タイプ・ロード・モジュールが出力される。その 1 レコードは 80 バイトの長さを持ち、ヘッダー S0、データ S1、S2、エンド S8、S9 に分かれる。その形式は

$$S_n, \text{ バイト長, } \left\{ \begin{array}{l} \text{プログラム名} \\ \text{ロード・イメージ} \\ \text{エントリ・アドレス} \end{array} \right\}, \text{ チェックサム}$$


を基本とし、コードは EBCDIC か ASCII である。

以下に PGM 01 というプログラム名の例を示す。これは EBCDIC code を用いている。


(1) S0 レコード (ヘッダー・レコード)




(2) S1 レコード (データ・レコード: ショート・アドレス)




(3) S2 レコード (データ・レコード:スタンダード・アドレス)



(4) S8 レコード(エンド・レコード:エン트리・アドレスが3バイト・アドレスの場合)



(5) S9 レコード(エンド・レコード:エン트리・アドレスが2バイト・アドレスの場合)



ロード・アドレス——このアドレスから次のデータをしまいこむ

エン트리・アドレス——プログラムのスタート・アドレス

参 考 書

- 1) 日立製作所:『CP/M-68000 仕様書(暫定版)』(1982).
- 2) 伊藤 誠:「CP/M ってなんだろう」, インターフェース, No. 50, p. 110~120, 7月, CQ 出版 (1981).
- 3) D. M. Ritchie, K. Thompson: "The UNIX Timesharing System", *The Bell System Technical*, Vol. 57, No. 6, p. 1947~1969, (1978): 石畑 清, 小野芳彦 訳:「UNIX タイムシェアリング・システム」, bit, Vol. 13, No. 9, p. 19~34, 共立出版 (1981).
- 4) 石田晴久, 「UNIX システム入門」, bit, Vol. 13, No. 11, p. 26~32, 以降18回連載, 共立出版 (1981).
- 5) 石田晴久, 「スーパーミニコンやミニコンの共通 OS としての UNIX」, bit, Vol. 13, No. 8, p. 4~9, 共立出版 (1981).
- 6) 林 秀幸, 「プログラミング環境を変える UNIX」, 日経コンピュータ, 4月5日号,

No. 14, p. 71~87, 日経マグローヒル (1982).

- 7) 石田晴久, 「ベル研究所の軽装 OS —— UNIX」, 情報処理, Vol. 18, No. 9, p. 942~949, 9 月 (1977).
- 8) 日立製作所: 『68000 RMS (Real time Monitor System) ユーザーズマニュアル』 (S680RMS1M), 2 月, (1982).
- 9) 日立製作所: 『68000 アセンブリ 言語マニュアル』 (S680ASL1M), 3 月, (1981).
- 10) 日立製作所: 『68000 マクロアセンブラユーザーズマニュアル』 (S680MAS1M), 3 月, (1982).
- 11) 日立製作所: 『68000 クロスマクロアセンブラユーザーズマニュアル』, (1982).
- 12) 荒井正幸, 福留五郎, 「68000 アセンブラ・プログラミングの基礎」, インターフェース, No. 55, p. 134~158, 12 月, CQ 出版, (1981).
- 13) 日立製作所: 『68000 スーパー PL/H 言語マニュアル』 (S680PLL1M), 8 月, (1981).
- 14) 日立製作所: 『68000 FORTRAN 言語マニュアル』 (S680FRL1M), 8 月, (1981).

4 章 応 用 例

16ビット・マイクロプロセッサを新規に採用した機器のうち、68000は、1980年には全体の9.9%にすぎなかったが、1981年には41.8%に達した。この伸びはある意味で68000の優秀性を物語っている。ここではその応用例を紹介するが、資料が何とか入手でき、しかも読者が興味をもち、ある程度は身近なものとなると当然パーソナルコンピュータやシステム開発装置などが中心になる。集めた資料は精粗さまざまであり、大変面白いものもあった。著者はこれらの資料に基づき、なるべくわかりやすくまとめるように努力したが、ある場合は詳しく、ある場合は雑になっている。これらを含め、関係各社の御厚意に深く謝意を表する。

68000および周辺LSIを用い、高度なコンピュータ・システムを作ることができるので、こういうシステムがいわゆるミニコンピュータの分野に進出することは当然予想される。特に、68010や68020を中心としたシステムでは仮想記憶も使えるので、大変高級なシステムが完成しよう。これからの進展が大変楽しみである。

4.1 学習用モジュール

アセンブラが使える最小の教育用システムとしてMotorola社のSpeed Master 68K(図4.1, 4.2), (株)日立製作所のH680TR01(図4.3)があげられる。どちらも32Kバイトのメモリをもつシングルボード・コンピュータで、オーディオ・カセットやプリンタなどをつないで使うことができる(表4.1)。言語としてはアセンブラだけしかなく、他的高级言語はこのままでは使えない。




図 4.1 Speed Master 68K (Motorola 社の提供)




図 4.2 Speed Master 68K のブロック・ダイアグラム (Motorola 社の提供)

表 4.1 学習用モジュール

	Speed Master 68K	H680TR01
主たるマイクロ・プロセッサ	68000 L4 (4 MHz)	68000 L4 (4 MHz)
モニタの大きさ	8 K バイト ROM×2	8 K バイト ROM
I/Oポート	RS-232C インタフェース×2 セントロニクス・インタフェース (プリンタ用) カセット用インタフェース (直結可能)	
ボーレート	可変: 110, 150, 300, 600, 1200, 2400, 4800, 9600	
ソフトウェア	アセンブラ, 逆アセンブラ, デバッグ	
メモリ	32 K バイト RAM 最大 128 K バイト (増設可能)	




図 4.3 H680TR01 ((株)日立製作所の提供)

4.2 システム開発装置

これは制御などで必要なプログラムを開発するための装置で、Motorola 社では開発支援装置という。プログラムに用いる言語はアセンブラだけではなくコンパイラも含まれており、完成したプログラムのデバッグ、リンク、エミュレーションが必要である。ここでは Motorola 社の EXOR macs、(株)日立製作所の H680SD300、安立電気(株)の μ PDS D7800 を解説するが、3 社ともそれぞれに標準システムがあり、いろいろな機能がある。原始プログラムから再配置可能なオブジェクト・プログラムが作成され、これらをリンクして使うようになっているのでデバッグは容易である。コンパイラもシステム開発に便利ように作られており、ビット処理もちろん可能である。

4.2.1 EXOR macs (Motorola 社)

標準システムは 384 K バイトのメモリ、ディスク・コントローラ (フロッピーまたはハード・ディスク)、デバッグ・モジュール、MPU module の 6 枚から成る。ただしフロッピー・ディスク・コントローラは 1 枚で 512 K バイト \times 4 ユニット = 2 M バイトを処理する能力をもち、2 ユニットの標準装備している。ハード・ディスクは 16 M バイトの取りはずし可能なカートリッジ形のものと 16 または 80 M バイトの固定ディスクとから成り、フロッピーもハードももう



図 4.4 EXOR macs
(Motorola 社の提供)



図 4.5 EXOR disk III
(Motorola 社の提供)

1組を装備できる。したがってフロッピー・ディスクは最大2Mバイト、ハード・ディスクは最大192Mバイトまで拡張できる。

いずれもオペレーティング・システム VERSA dos を搭載しており、マルチユーザ・システムとして使うことができる。12インチのグリーン CRT を標準装備しているが、これは110ボーから9600ボーまでの幅でボーレートを選択でき、画面の大きさは24行×80字である。図4.6はCRTターミナルの EXOR term である。



図 4.6 CRT とキーボード：EXOR term
(Motorola 社の提供)

プリンタは180字/秒の速さをもつドット・プリンタで、セントロニクス・インタフェースで接続され、1分間に70行打てる。紙は幅38cmのビジネス・フォームで128字を1行とし、7×7ドットのASCII codeを用いる(図4.7)。

オペレーティング・システム VERSA dos を用いてリアルタイムでソフトウェアを開発できるようになっており、マルチ・タスクでも処理できるので複数の利用者が同時使用できる。主な内容は次の通りである。




図 4.7 EXOR print
(Motorola 社の提供)

- (1) CRT エディタ
- (2) ストラクチャード・マクロ・アセンブラ
- (3) FORTRAN (オプション)
- (4) Pascal
- (5) リンケージ・エディタ
- (6) シンボリック・デバッガ
- (7) その他

このほかオプションでBASIC-M, COBOL, Ada, APL, FORTH などを使うことができる。また言語Cとそれによるオペレーティング・システムUNIXも利用できるようになった。68020 を用いたEXOR macs がもう少しで出まわるはずだが、そこではAdaが主流になるということである。

FORTTRANやPascalについては第1章で説明したが、前者はANSI FORTRAN 77のサブセットを含み、ISAの拡張を満たすリアルタイム・プロセッシング機能を備えている。FORTTRANやPascalは、ソース・プログラムをリロケータブルなオブジェクト・プログラムに翻訳し、それをほかのオブジェクト・プログラムとリンケージ・エディタで結合できるようになっている。

すなわちリンケージ・エディタはコンパイラやアセンブラを用いて作った再配置可能なオブジェクト・プログラムを結合し、ロード・モジュールにまとめる。このとき誤りが発見されればそれを指摘し、モジュール・マップやシンボル・テーブルなどを表示してくれるので、デバッグが容易である。

なお、6800や6809などとのクロス・アセンブラも完備しており、いろいろなマイクロプロセッサと（言語のうえで）コンパチブルである。またコンパイラによるオブジェクト・プログラムは、次に述べるHD680SD300と完全に共通である。

4.2.2 H680SD300 ((株)日立製作所)

これも 256 K バイトのメモリと 2 台 1 組のフロッピー・ディスクを標準装備している。このディスクは 1 台 512 K バイトの容量をもち、全部で 1 M バイト




図 4.8 H680SD300 内部モジュール構成 ((株)日立製作所の提供)



図 4.9 H680SD300

あるが、もう1組を追加して2Mバイトとすることができる。

プリンタは1行132文字のピンフィード・トラクタ方式で180字/秒、100行/分の速度をもつシリアル・プリンタである。1字は9×7ドットで構成され、アルファベットの大小文字とカナ文字その他を印刷でき、用紙幅は5インチから16インチで、セントロニクス・インタフェースで接続される。

コンソールは14インチのグリーンCRTで25行×80文字を表示できる。ただし25行目はエラー・メッセージやキャラクタ・インサート・モードの表示に使われているので、実質は24行×80字である。

右側の本体には15スロットのモジュールを収容できるが、標準はMPUモジュール、デバッグ・モジュール、フロッピー・ディスク・コントローラ、256Kバイトのダイナミック・メモリの4枚である。したがってメモリだけなら $256 \times 11 = 2816$ Kバイトを補充して3Mバイトとできる。バスはMotorola社のVERSA busと同等である。

このシステムにMIモジュール(multiterminal interface module)を追加すると、CRT4台とプリンタ1台が追加できるが、この場合はそれに応じたメモリを追加しなければならない。現在のところEPROMライタ、ハード・ディスク、リアルタイム・デバッグ装置、ASE(adaptive system evaluator)および高速ライン・プリンタ(700行/分)を追加することができる。

オペレーティング・システムはフロッピー・ディスクに格納されたFDOSで、タスクとジョブおよびファイルを管理し、各種コンパイラとそのユーティリティを利用することができる。コンパイラとしてはS-PL/H、FORTRAN、Pascalその他がある。このコンパイラで作ったオブジェクト・プログラムはEXORmacsでも使える。

リンケージ・エディタはコンパイラやアセンブラによってでき上がった再配置可能なオブジェクト・プログラムを結合し、ロード・モジュールなどを作り上げるもので、外部レベル参照関係の解決とモジュールの結合が基本になっている。

またEMS(executive monitor system)という物理空間用のモニタがあり、プログラムのロードやデバッグを行なうことができる。これはSD300用に開発されたシステムで、アドレス・ストップやブレイク・ポイントの設定、解除および表示、プログラムの実行とトレース、メモリやレジスタの内容の表示と変更、プリンタによるハード・コピーの出力、メモリ・マップの切替え、メモ

リのテスト、FDOSのブート・ストラップを含んでいる。このEMSによりメモリを二重に使うことができる。

このシステムにはCRTを1台追加できるが、EMSを使っているときは1台しか使えない。いわゆるマルチ・ステーション・システムを作るにはMIモジュールが必要である。




図 4.10 H680SD300 ソフトウェア構成 ((株)日立製作所の提供)

4.2.3 μ PDS D7800 (安立電気(株))

これはマイクロプロセッサ開発システム μ P development system D7800 の略称で 256 K バイトのメモリと 12 インチの CRT を標準装備しており、システム 10, 20, 30 の 3 種に分かれる。システム 10 はハードウェア・デバッグ用なので、ここでは主としてシステム 20 について解説する。システム 30 はシステム 10, 20 の両機能をもっており、しかも 4 個の CPU を同時にエミュレートできる。システムの向上や拡張はもちろん容易である。参考までにブロック・ダイアグラムを付け加えた (図 4.11)。

システム 20 は 2 台 1 組のミニフロッピー・ディスク (320 K バイト \times 2) を装備している (図 4.12)。

キーボードは英数字カナその他が使えるが、そのほかに 8 個のソフトキーと 11 個の編集用キーをもっている (図 4.13)。

増設用 RAM として 128 K バイト、256 K バイト、512 K バイト、1 M バイトのものがあ、最大 4 枚まで実装できる。




図 4.11 ブロック・ダイアグラム (安立電気(株)の提供)



図 4.12 μPDSD7800 (安立電気(株)の提供)




図 4.13 キーボードの構成 (安立電気(株)の提供)

外部入出力機器としては、プリンタ、紙テープ・パンチャ、紙テープ・リーダー、カード・リーダーなどがあり、これにエミュレータ、シンクロナス・ロジック・アナライザを組み合わせることができる。エミュレータ用メモリとしては32K バイトまたは64K バイトを使うことができる(図4.14)。

ここに搭載されたオペレーティング・システムは MIOS/U といい(図4.15)、パワーオンと同時にフロッピー・ディスクからメモリに読み込まれるようになっている(そのためのイニシャル・ロードがセットされている)。その特徴をまとめよう。

(1) ソフトキー

CRT のすぐ下にある8個のキーで、その内容がCRT の画面の最も下の行に表示されるので、コマンドを容易に選択して使うことができる(図4.16)。

(2) ファイル管理

オペレーティング・システム MIOS/U はすべての周辺装置、記憶装置をファイルとみなして管理する。したがってファイルはフロッピー・ディスクだけ





図 4.14 機器の組合せ例 (安立電気(株)の提供)



- (1) 内側の円はオペレーティング・システム (OS) の核であり、プログラムの実行管理を行なう
- (2) 外側の円はユーティリティ・プログラムで、ユーザが行ないたい仕事のサポートを行なう

図 4.15 MIOS/U オペレーティングシステム (安立電気(株)の提供)




図 4.16 ソフトキー (安立電気(株)の提供)

に限られておらず、紙テープ・リーダー、紙テープ・パンチャ、カード・リーダー、プリンタなどもファイルとして利用できる。

(3) ユーティリティ

マクロアセンブラ、リンカ、エディタ、エミュレータ・サポート[†]、PROM プログラマ、Sys.BASIC-A コンパイラを備えている。マクロアセンブラやコンパイラによっていろいろのオブジェクト・プログラムが出力されるが、そ

[†] エミュレータはシステム 10, 30 に限られている。




図 4.17 ディスプレイ内のソフトキーの表示 (安立電気(株)の提供)

の結合編集はリンクで行なわれる。このリンクは2パスで、エラー・メッセージをCRTに表示する。エラーは致命的なもの[†]と警告的なものに分かれ、前者は処理を中断して終了してしまうが、後者は処理を続行する。シンボル・リストとロード・モジュールのメモリ・マップを出力することができるので、プログラマには便利である。

Sys.BASIC-A は、BASIC を基調として制御用に開発されたもので、ファイル操作、ビット操作、文字列操作などが強化されており、わかりやすいという特徴をもっている。

このほか Intel 社の 8085 用クロスアセンブラと Z80 用クロスアセンブラがある。8086, 6809 などについては開発中である。

PROMプログラマは開発されたシステム・プログラムをROMに書き込むためのもので、エミュレーションが終了したプログラムを即時に書き込める能力がある。

† fatal error: 決定的エラー。これが起こるとプログラムの結合を行っても無意味になってしまう。

なお、時間管理ができるように内部クロック・シンセサイザをもっており、ソフトウェア実行時間の測定を正確に行なうことができる。

4.3 パーソナルコンピュータ、ビジネスコンピュータ、その他

いわゆるパソコンの定義は明確でない。パーソナルコンピュータと称して売られているものはほとんどが8ビットのマイクロプロセッサを使っており、カセットやフロッピーディスクを補助メモリとし、BASICを用いている。しかし最近ではFORTHやPascal, FORTRANなどの言語も使えるようになり、科学実験処理その他を含めて、用途も大幅に広がった。とりあえずここでは、パーソナルコンピュータと名付けられているものを含め、筆者の主観でまとめることとした。計測用として使えるはずのものさえも含まれてしまっていることに「何か」を感じる人も多いと思うが、御了承を願いたい。

68000を用いたパーソナルコンピュータとしては安立電気(株)のPACKET II, 伊藤忠(株)の680/20 ビジネスコンピュータPRO-IV, JUN社のステーション4D, Tandy Radio Shack社のTRS-80モデル16, Xerox社のStar, Apollo社のDomain, Alpha micro社のAM-106Z, Corvus system社のCorvus Concept, Cromemco社のCromemco One, Motorola社のVMC 6812, 横河・ヒューレット・パカード社の9826A, その他多数のシステムがある。その全部を解説することはもちろんできないので、なるべく国内で作られているシステムに限り、これに筆者の独断を加え、また、関係各社をまわって集めた資料を基にして書き上げた。

オペレーティング・システムを中心として分類すれば、次の四つになろう。Motorola社および(株)日立製作所の開発したもの、CP/M, UNIX, その他独自に開発したもの。


CP/Mによるシステムはまだ非常に少なく、UNIXによるものは多い(少なくとも1982年10月の時点では1983年からはCP/Mによるシステムも増加しよう)。Motorola社および(株)日立製作所のディスク・オペレーティング・システムについてはすでに紹介したので、ここでは取り上げない。

4.3.1 PACKET II (安立電気(株))

68000 L8を主プロセッサ, Z80を周辺コントロール用プロセッサ用とするシス

テムで、16K バイトの ROM と 256 K バイトの RAM を標準装備する。9.5 インチのグリーン CRT を使い、21 行×64 文字を表示できる。文字としては英数字、カナ文字、ギリシア文字を含み、オプションでグラフィックス機能を付加することができる。

補助メモリとして約 300 K バイトの容量をもつミニフロッピー・ディスク 1 台を標準装備しており、もう 1 台を内蔵できる。このほか、35 文字/行の感熱式プリンタを装備しており、CRT 画面のハードコピーはもちろんキー発でできる。その例を示す。



(a)

```

PPPP      k
P      P  k k
P      P  k k
PPPP      e e e t
P      a a a t t t
P      a a a c c c e e e
P      a a a c c c k k e e e
P      a a a c c c k k e e e
P      a a a c c c k k e e e

```

```

66      888      000      000      000
6      8 8      0 0      0 0      0 0
6666      888      0 0      0 0      0 0
6      8 8      0 0      0 0      0 0
6      8 8      0 0      0 0      0 0
6666      888      000      000      000

```

(b)

図 4.18 画面表示とそのプリントの例 (安立電気(株)の提供)

背面に7個のロットがあるので、メモリや周辺機器の増設に使える（もしメモリだけに使うとすれば $128\text{ K バイト} \times 6 = 768\text{ K バイト}$ の増設が可能である）。下にブロック・ダイアグラムと Packet II の写真を示す。




図 4.19 Packet II のブロック・ダイアグラム (安立電気 (株) の提供)



図 4.20 Packet II (安立電気 (株) の提供)

キーボードはいろいろなキーを含み、機能も豊富である。フロッピー・ディスクを用いたオペレーティング・システムFDOSを搭載し、BASICを主要言語とする。このほかUCSD p-systemを用いることもでき、ANSI-77に準拠したPascalとFORTRANを使うこともできる。COBOLやAdaもいずれ使えるようになるう。





図 4.21 メモリマップ (安立電気(株)の提供)

BASIC インタプリタは安立電気(株)で開発したもので、約100 Kバイトの大きさを有し、残りの約150 Kバイトをプログラム・エリアに当てることができる。メモリ・マップは前ページの通りである。

このBASICでは2バイトの整数($-32768 \sim 32767$)、4バイトの単精度実数(6桁の仮数 $\times 10^{\pm 33}$)、8バイトの倍精度実数(12桁の仮数 $\times 10^{\pm 99}$)を用いており、演算はすべて倍精度で行なっている。倍精度実数の仮数部の最上位ビットは浮動小数点演算では必ず1になっているので、メモリにおいてはこの1を省略してしまい、実質では53ビットの精度を確保している。



また、倍精度実数の指数部は11ビットであるから、10の累乗では指数の範囲が ± 307 になるが、おそらく出力の際にそれを打ち切って ± 99 の範囲に抑えているのであろう。実例を提供していただいたので参考までに示す。

【例1】 このプログラムは演算中10の307乗までは使えることを示している。

```

Packet II BASIC v1.8
READY
LIST
  10 LET A=10↑99
  12 LET A=A*10↑(307-99)/10↑(307-99)
  20 PRINT A
  30 END
READY
RUN
1E+99
READY

```

一方、演算途中で ± 307 乗を越えるとエラーとなる。次の例を見られたい。

【例2】

```

Packet II BASIC v1.8
READY
LIST
  10 LET A=10↑99
  12 LET A=A*10↑(308-99)/10↑(308-99)
  20 PRINT A

```

```

30 END
READY
RUN
ERROR 1002 AT LINE 12

```

これは行12で10↑308を計算するためオーバフローを生じたことを示している。

最大の特徴は、実行時間の空きを利用した並列処理にある。実際、Packet IIは最大四つのプログラムを並列処理できるので、時間を大変有効に利用しているといつてよい。もちろん実行の優先度も有効で、パーソナルコンピュータとしては素晴らしいシステムといえよう。ライブラリの一部と実行時間の測定例を示す。

表 4.2 実行時間

加 算	+	1.14 m秒	累 乗	↑	18.2 m秒
減 算	-	1.12	正 弦	SIN	9.6
乗 算	*	1.48	余 弦	COS	9.6
除 算	/	1.64	対 数	LOG	9.4

ライブラリの一部：

(1) 統計，I，IIの二部に分かれ，Iは平均，偏差，正規分布検定，t分布検定など，IIは分散分析などを含む。

(2) 複素数，行列などはもちろん，代数方程式や数値積分，常微分方程式についてのサブルーチンもある。フーリエ解析FFTについてもBASICおよびアセンブラによるサブルーチンが用意されており，その演算時間は1024点でBASICによるものが100秒，アセンブラによるものが5秒を要するという。最後にベンチマーク・テストに用いたプログラムの例を示す（実行時間は3回の平均値である）。

```

10 PRINT "START"
20 FOR K=1 TO 10000
30 NEXT K
40 PRINT "END"
50 END (1.2秒)

```

```

10 PRINT "START"
20 FOR I=1 TO 1000
30 LET A=RND(1)
40 NEXT I
50 PRINT "END"
60 END (2.6秒)

```



```
10 PRINT "START"  
20 FOR I=1 TO 1000  
30 LET A=LOG10(123)  
40 LET A=LOG(456)  
50 LET A=EXP(7)  
60 NEXT I  
70 PRINT "END"  
80 END
```

(23.2 秒)

```
10 PRINT "START"  
20 FOR I=1 TO 100  
30 FOR J=1 TO 10  
40 LET A=SIN(J)  
50 LET A=COS(J)  
60 LET A=TAN(J)  
70 NEXT J  
80 NEXT I  
90 PRINT "END"  
100 END
```

(34.4 秒)

4.3.2 Personal-Graphics-Station 4D (JUN 社)

これは大変面白いシステムである。JUN 社の堀北司氏がボードのラッピングから始めて独力で作り上げたシステムで、別に相談したわけではなかったが Motorola 社の VERSA module と似たモジュールを使い、ピン配置はそれに合わせてある。

JUN 社は 1918 年に創業されたファッション関係の会社であるが、ライフスタイルが時代とともに変わるのをファッションという角度からとらえようとして努力し、いろいろな事業に進出してきた。現在ではワイン、音楽、ゴルフ、インテリアなどに関係している。

4D もその一つで、クリエイティブ部門にエレクトロニクスを導入して現代化をはかり、作業の効率化や省力化を進め、“デジタル感覚”といわれる新世代感覚をファッションとしてとらえようとしている。この世界でははなはだ進歩的な考え方であろう。たとえば洋服のモード、スタイルは時代とともにどんどん変わる。洋服のスタイル、色彩などをさまざまに変えたとき、そのサンプル数は膨大なものになり、手間も大変である。これをブラウン管 (CRT) 上で簡単に再現し、プリントでき、しかもこのデザインを 3 次元的につかまえられるとしたら、単なる省力化だけではない何かをファッションの世界に導入できる

ことになる。筆者はファッションについては全くの素人ではあるが、こういうことは何となくわかるような気がする。

さて4Dを解説しよう。上のような狙いから、当然コンピュータ・グラフィックスが登場してくる。そこで14インチの高解像度カラー・モニタを基本構成に含めた。もちろん主プロセッサは68000で、8インチのフロッピー・ディスク(1Mバイト、IBMフォーマット)を内蔵し、64Kバイトのシステム・メモリをもっている。

最大の特徴は1600万色にのぼる豊富な色彩で、画像や色彩の組合せは自由に変えられる。このグラフィックスのため512Kバイトの画像メモリを別に設け、専用のLSIで制御し、 512×512 に達する画素で表示するようにした。実際に必要な色は200もあれば十分なので、現在は1600万色の中から256色を任意に選択するようになっている。

描画速度は1画素当たり 0.8μ 秒 $\sim 1.5 \mu$ 秒である。画像の変形や色の変化は簡単にできるので、ファッションにはもちろん使える。この画像をカラーでプリントし、VTRや35ミリフィルムに収められるようになっているので、テレビのコマーシャル・フィルムの制作には大変有効である。このため4D本体とのインタフェースとしてシリアル2本、パラレル4本、アナログ16本が内蔵されている。

オプションとして、本体のシステム・メモリを256Kバイト単位で1Mバイトまで拡張し、プリンタを設置し、20Mバイトのハード・ディスクを増設することができる。

グラフィックスの入出力面には細心の注意が払われており、20インチ高解像度カラー・モニタを含めて、現在9種類のオプションがある。将来の拡張が大変楽しみなシステムといってよい。ブロック・ダイアグラムを次に示す。

ソフトウェアも大変ユニークである。FORTH 79にグラフィックス機能を強化したFORTH系言語ØDLに基づき、システムが構成されている†。図形データのファイリングなどのため、データ・ベースØDBがあり、ØDLで記述されている。なおØDLはクロス・コンパイルによって68000のメモリに導入された††。

† ØDL=ØD language, DB=data base. これは筆者の想像であるが、ØD, 1D, 2D, 3DのDはdata, digital, developementなどのDであろうか。なおFORTHはFORTH社の登録商標である。

†† 現在は、68000上のØDLで言語そのものが完全に記述されており、他機種へのターゲット・コンパイルも可能である。




図 4.22 ブロック・ダイアグラム



図 4.23 4Dの基本システム

平面図形や立体図形のためのグラフィックス・パッケージがそれぞれ 2D, 3D である†。図形の回転、スケーリング、平行移動、座標変換、立体図形の透視などが含まれており、ØDL で記述されている。

ØDL はいろいろな特徴をもっているが、その一つとして会話型で構造化プログラミングの精神に満ちていることがあげられよう。自己拡張機能もあり、マトリクス演算も行なえ、データ型の定義も自由自在なので、多方面に応用できる。

実際にシステム 4D はインテリア、服飾、建築、テキスタイルなどのデザイン分野で使われている。すなわち形や色をその場で自由に变化させてそのベストを決められるので、ダミーやサンプルの製作に要した時間や手間は大幅に節約できる。

また、アニメーションにも使え、従来のようにセルシートに 1 枚ずつ書いて作っていた動画作成が大幅に合理化できる。すなわちセルシートが 1 枚書いてあれば、それをカラー・モニタに映し出し、その部分部分を自由に動かすことができる。したがってアニメーションのみならず、天気図の作成、ビジネス用シミュレーションの表示、幼児教育への応用などへの進出が期待できよう。音楽分野ではシンセサイザと連動したステージ効果の予測なども可能で、その応用面は非常に広い。

4.3.3 パーソナル・テクニカル・コンピュータ HP シリーズ 200 モデル 16 /26/36 (横河・ヒューレット・パッカード社)

68000 を用いた科学技術用システムとして、YHP (横河・ヒューレット・パッカード) 社は HP シリーズ 200 モデル 26 を 1981 年から、モデル 16/36 を 1982 年から発売している (図 4.24)。その要点を述べよう。

モデル 26 は CAT (computer aided testing) を主目的としたシステムで、7 インチの CRT、260 K バイトのミニフレキシブル・ディスク 1 台、64 K バイトのメモリを標準装備している。

メモリは、約 2 M バイト (別売のバス・エキスパンダを使えば約 7 M バイト) まで実装できる。このうち、ユーザ・エリアは使用言語で変化する。たとえば 2 M バイトを実装して、BASIC 2.0 を使った場合は約 1.8 M バイト、Pascal 2.0 を使った場合は約 1.9 M バイトがユーザ・エリアとなる (RAM ベースの場合

† 2D は Two dimension という意味であろうかと想像する。



図 4.24 YHP 200 モデル 16/26/36

合)。

ミニフレキシブル・ディスクは 260 K バイトが使える。CRT ディスプレイは 25 行×50 文字を表示でき、グラフィックの分解能は、400 ドット (横)×300 ドット (縦) である。ディスプレイ用バッファとして文字用に 2 K バイト、グラフィック用に 16 K バイトをもつ。文字コードは 8 bit JIS に準拠しているが、ユーティリティ・ソフトウェア ((株) ユニックス製) により、漢字も表示できる。このほか、HP-IB (Hewlett-Packard interface bus) を内蔵しており、これによって 130 種を越える各種機器を接続することができる。HP-IB は IEEE 標準 488-1978 の基本になった最も汎用性の高い方式である。

モデル 36 は CAE (computer aided engineering) を主目的としたシステムで、12 インチの CRT、ミニフレキシブル・ディスク 2 台、メモリ 64 K バイトを標準装備している。CRT は、25 行×80 文字を表示でき、グラフィックの分解能は 512 ドット (横)×390 ドット (縦) である。ディスプレイ用バッファとして文字用に 3 K バイト、グラフィック用に 24 K バイトのメモリをもつ。上記以外の点は、モデル 26、36 とともにハードウェア上もソフトウェア上も全く共通な仕様となっている。したがってメモリ、インタフェースなども完全な互換性を保っている。

さらに、モデル 26/36 には、停電保護ハードウェアが取り付け可能で、1 分間までの停電、電源ラインの瞬断に対する保護が行なえる。

モデル 16 は上記のモデル 26/36 の特徴を生かしたまま技術者が個々に使用できるように、従来のデスクトップという思想をさらに推し進め、コンパクトと廉価をさらに追求したモデルで、個々の技術者単位での CAT、CAE のアプリケ

ーション、データ整理、統計処理、スケジュール管理などを主目的としたシステムである。9 インチCRT、128K バイトまたは512K バイトのメモリを標準実装している。マス・ストレージは、後述のSRMのノードとして使用することも考慮して別売となっている。キーボードは分離型とし、小さな机の上でも使用できるよう工夫されている。

メモリは約0.7M バイト（別売のバス・エクспанダを使えば約4M バイト）まで実装できるが、使用言語によるユーザ・エリアの変化は他のモデルと同じである。CRT ディスプレイは25 行×80 文字を表示でき、グラフィックの分解能は400 ドット（横）×300 ドット（縦）である。ディスプレイ用バッファとして文字用に3K バイト、グラフィック用に16K バイトをもつ。ほかの仕様は、停電保護ハードウェアがないこと、メモリ/インタフェース・カード用スロットがモデル26/36が8であるのに対し2になった代わりに、RS-232-C (19200/bps) がHP-IB インタフェースとともに内蔵されたこと、キーボードの小型化に伴って、使用頻度の少ない一部のキーが省略されたことを省けば、モデル26/36とハードウェア的にもソフトウェア的にも共通である。

表 4.3 言語の要点

	BASIC 2.0	HPL 2.0	Pascal 2.0
実数	整数 (16 ビット) -32768~32767 実数 (64 ビット, 指数部 11 ビット) だいたい $10^{\pm 308}$ の範囲をカバーする	実数 (64 ビット, 指数部 12 ビット) だいたい $10^{\pm 511}$ の範囲をカバーするが、表現は $10^{\pm 99}$ の範囲で行なう	整数 (32 ビット) -21,4748,3648~ 21,4748,3647 実数 (64 ビット, 指数部 11 ビット) だいたい $10^{\pm 308}$ の範囲をカバーする
一般関数	絶対値、三角関数、平方根、自然対数など 種類、数は言語により異なる BASIC 2.0, HPL 2.0 では30種以上		
文字列関数	数値 ↔ 文字、文字列の長さなど7種以上 記号、数、種類などは言語により異なる		
ステートメント	ステートメントは大変豊富である 入出力機能も完備している		
その他	BASIC 拡張機能 2.0 を使用すると、190 種以上のステートメント、コマンド群が追加される	デスクトップ・コンピュータ 9825 の HPL と上位互換性がある	UCSD Pascal のほとんどを包含する

さらにシリーズ 200 のすべてのモデルには、ロータリ・ノブがついている。これは、カーソル制御、グラフィック入力に使えるだけではなく、コンピュータへのアナログ的データの入力も可能にしている。

ソフトウェアはモデル 16/26/36 に共通である。言語としては、BASIC 2.0, HPL 2.0, Pascal 2.0 があり、1 台のコンピュータの上で、アプリケーションに合わせて切り替えて使用することができる。特に、ROM ベースの HPL 2.0, BASIC 2.0 の言語システムの場合には、それぞれの ROM ボードをコンピュータに実装しておき、電源を ON にしたときに、どちらのシステムを使用するかを選択できるようになっている。

これらの言語システムの特徴を表 4.3, 4.4 にまとめた。

また、1982 年 11 月より発表された BASIC 拡張機能 2.0 を使用すると、メモリのユーザ・エリアは多少減るが、BASIC 2.0 の機能は大幅に拡張される。その中には、マトリクス演算、プログラム編集を容易にするコマンド群、入出力操作を高速に行なうためのバッファ命令群が含まれている。

さらにアプリケーション・ソフトウェアも豊富に用意されており、統計処理、波形解析といった科学技術計算用のユーティリティや、グラフィック・プレゼンテーション、Visi-Calc といったデータ整理、発表用のソフトウェアもある。

インタフェースは、HP-IB も含め 7 種類が発売されており、種々の機器との接続が可能であるように考慮されている。また、その制御は容易で、ほとんどのインタフェースでは、同一の入出力命令が使用できるよう工夫されている。

グラフィック処理機能も強力で、プログラムの変更なしで、CRT へもプロッタへもグラフィック出力が行なえるユニファイド・グラフィック機能がある。

表 4.4 実行速度

	BASIC	HPL		BASIC	HPL
絶対値	0.041 m秒	0.120 m秒	余 弦	4.200 m秒	16.25 m秒
整数化	0.090	0.40	加 算	0.137	0.226
平方根	1.743	4.433	減 算	0.161	0.309
乱 数	0.419	0.920	乗 算	0.302	0.400
正 弦	3.621	16.39	除 算	0.432	0.420

データはすべて実数における演算の代表値である

Pascal 2.0 は、BASIC 2.0 や HPL 2.0 によるプログラムと比べて 3 ~ 20 倍速い

なお、横河・ヒューレット・パッカード社では、HP シリーズ 200 コンピュータおよびデスクトップ・コンピュータ 9845 で使用できるネットワークとして、SRM (shared resource management) を 1982 年より発表している。これは最大 63 台までのコンピュータでハード・ディスク、プリンタなどを共有する形式のローカル・エリア・ネットワークである。

周辺機器の例としては、高速シリアルプリンタやグラフィック・プロッタ、タブレット、フレキシブル・ディスク、ハード・ディスクなど、各種のものがそろっている。


4.4 電話交換機

電話は単に音声だけを伝える道具ではない。今日のように情報の伝送が多様化し、OA (オフィス・オートメーション) やファクシミリの普及に伴い、いろいろな方面で使われるようになった。そのため電話交換機にも“より安くより小さくいろいろな情報を伝達できる”ようにしたいという強い要望が起こった。こうなると、交換機は単に音声信号だけを扱うのではなく、多様化した情報を

表 4.5 DX 規格の概要

		DX20	DX20L	DX30	DX40	DX50
内線容量 (回線数)		128	256	512	1024	5120
ネットワーク	チャンネル数	32		32	32	
	ハイウェイ数	4		8	16	
冗長化		一重		一重/二重		二重 (分散制御)
キャビネット	幅	650 mm	1580 mm	740 mm		680 mm
	奥行き	500	500	600		680
	高さ	1300	1950	1950		2150
ネットワーク構成		タイム・スペース・タイムスイッチ T-S-T				タイム・スペース・スペース・タイムスイッチ T-S-S-T
その他		コーデック：シングル・チャンネル，自然空冷				

タイム・ス
ペース・ス
ペース・タ
イムスイッ
チ T-S-S-T



(a) 内線相互キャンブオン・サービス例
内線相互発信で相手が話中の場合、フッキングを行なうとキャンブオン登録音が聞こえる。登録後、自内線と相手内線の両方が空きになると自内線を呼び出し、応答すると相手を呼び出す。登録は登録後一定時間（約5分）が経過した場合解除される。

(b) 内線アドオン・サービスの例
内線と通話中にダイヤル操作でもう一つの内線を呼び出して、3内線による通話が行なえる。内線相互接続だけに適用する。

図 4.25 サービスの例

速く確実に高品質化して送らねばならない。

現在では音声とデータ信号をともに扱える PCM (pulse code modulation) 方式のデジタル交換機が主流になっている (PCM というのは信号を細分して、ビットで表現できるようにしてしまい、デジタル信号として通信する方式をいう。これによって音質の向上、確実な受信が可能になるので、信頼度などが大幅に改善される)。こういう背景のもとに、(株)日立製作所は主プロセッサとして HD 68000 を使ったデジタル電子交換機 DX シリーズを開発した。




図 4.26 各種メール・システムとの構成例 ボイス・メール、ファクシミリ・メール、テキスト・メールなどの OA 用メール・システムと結合し、広範囲なネットワーク・システムが構成できる

DX シリーズの概要を述べよう。これには DX20, DX20L, DX30, DX40, DX50 という 5 機種がある。いずれもアナログ信号をデジタル信号に変換し、交換動作をデジタルで行なうもので、プロセッサに 68000 を用い、フロッピー・ディスクをバックアップ・メモリとしている。符号化形式は CCITT 標準の μ -law 方式で、国内の PCM 伝送方式に合わせている[†]。扱いうる回線数も 128 本から 5120 本までと各様である (表 4.5)。

この DX システムのサービス機能を表 4.6 に示した。

[†] CCITT は国際電信電話諮問委員会 international telegraph and telephone consultative committee, μ -law は企業規格を意味する。

表 4.6 PBX システム「DX シリーズ」のサービス機能（内線電話機や局線，中継台に対し操作性を向上させるとともに，各種応用サービスの充実が図られている）

項 目		対 象	内 線	局線，中継台
操作性 向 上	話 中 対 策		リセット・コール 内線代表 コール・ウェイティング 内線相互キャンブオン	半自動キャンブオン 自動キャンブオン アイドルフラッシュ 話中内線割込み オートマチック・リコール 内線話中ランプ盤
	不 在 対 策		コール・ピックアップ 不在転送 ベージング ベージング・トランスファ ポケットベル ポケットベル・トランスファ 不応答転送	—
	ダイヤル操作		短縮ダイヤル 内線群短縮ダイヤル PB内線 ホットライン いっせい指令 ラストナンバーリダイヤル OG キューイング	トランク指定接続 ワンタッチ・コール ワンタッチ・ダイヤル
多 者 通 話 化			内線アドオン 内線制御多者会議	—
着信時の利便化			着信音識別 イミディエート・リング 内線着信規制	完全着信順応答 台間連絡転送
通 信 経 費 低 減			サービスクラス 1 回線単位 特定地域市外制御 3 分予報音 専用線発着信接続 専用線タンデム接続	—
そ の 他			緊急呼出し電話 コールホールド	保留音送出 シリーズ・コール 夜間自動切替え 夜間受付台 夜間トーカーサービス 自動共電内線収容 中継台デジタル表示 オートレリーズ 即時/待時依頼発信

PB：プッシュボタン，OG：アウトゴーイング，C/I，C/O：チェック/イン，チェック/アウト，
CPU：コンピュータ

保守運用	ホテルなど	その他
—	—	多機能電話機
—	—	
—	ハウスホン	
—	—	—
—	客室着信規制 客室間接続規制	—
通話明細出力 内線別度数登算 グループ別度数登算	客室課金	—
ラインロックアウト ナンバグループ テナント トーカーサービス 出力路相互間う回接続 内線延長 幹部秘書 トラヒック測定 各種障害データ出力 各種接続試験ほか	モーニングコール ルーム・インジケータ サービス回線 客室番号3～5桁混在 C/I, C/O時サービスクラス変更 ルームチェンジ ホストCPUとの接続 メッセージ・サービス	データ・プライバシー ボイス・メール ファクシミリ・メール テキスト・メール ディジタル・インタフェース

サービス機能として電話機利用者の利便性向上手段、通信経費の低減手段、ディジタル系などの各種サービス機能との結合を考慮しており、図4.25に示すような例がある。

表4.7に示すように障害種別に応じたシステム再開機能もある。将来の交換機はもっと多くの情報を扱えるようになるう。

表 4.7 PBXシステム「DXシリーズ」のシステム再開機能（障害種別に応じた段階的システム再開機能を備えているため、交換サービスの連続性が確保できる）

システム 再開名称	再 開 方 法	特 徴
フェーズ0	障害検出時、リトライまたは障害装置をシステムから切り離して障害検出点から再開する	交換動作への影響全くなし
フェーズ1	システムに重要なエラーが発生し、正常な運転ができない場合、予備系のプロセッサに切り替わる	通話中の呼出しは、通話接継できる
フェーズ2 (自動)	フェーズ1が一定時間内に多発した場合や切り替わるべき予備系プロセッサが準備未完了の場合、システム全体を初期設定し再開する	システム全体を初期設定する (加入者クラスなどはほぼ最新の状態が引き継がれる)
フェーズ2 (手動)	交換機の運転開始時などに、保守者が手動でフェーズ2システム再開をする	同 上

このソフトウェアを開発するに当たっては、Hitac Mシリーズ・コンピュータ・システムをクロス・ホスト・マシンとして用いることにし、システムの基本構成を図4.27のように考えた。実用化の基本方針は次の通りである。

(1) 通信サービスおよびプログラム仕様の言語化と図式表現の実用化——CASTLE[†]とPDL/PAD^{††}の開発

(2) リアルタイム・システムむき高級言語の開発——S-PL/H、プログラミング支援ユーティリティ UTL68^{†††}の開発

(3) シミュレータによるプログラム・モジュール・テストの標準化、テスト項目作成の効率化——HITS^{†4}とAGENT^{†5}の開発

(4) ソフトウェア運用管理作業の効率化——SGN^{†6}、DGN^{†7}、SLIM^{†8}の開発

- † call state transition language.
- †† program description language/problem analysis diagram.
- ††† utility for HMCS68000.
- †4 highly interactive testing and debugging system.
- †5 automated generator of external test-cases.
- †6 system generator.
- †7 office and subscriber data generator.
- †8 system library management system.





図 4.27 システムの基本構成 1000 回線以下のシステムは、1 個のプロセッサで制御を行なうが、1000 回線以上のシステムでは、1000 回線ごとに呼の入出力処理を行なうプロセッサを配置し、接続処理、管理を行なうプロセッサをシステムで 1 個共通に設置する負荷、機能分散制御形マルチプロセッサ方式としている。


(5) ソフトウェア開発管理情報収集および分析の迅速化 —— MSSP[†]の開発

これらを図 4.28 に示す。

実際にソフトウェアを開発するに当たっては交換機をブラックボックスと考え、外部インタフェースを種別ごとに仮想機械とみなし、これらを仮想スイッチで接続し、端末間の通話がなされるものと考えた。図 4.29 にその例を示す。さらにソフトウェアの実現に当たり実行頻度の高い部分をアセンブラで、プログラム量の多い部分をコンパイラで作成したので、交換機の性能およびソフトウェアの信頼性と生産性は著しく向上している。

[†] management system for software production.





LC：加入者回路
 TRK：トランク
 SW：スイッチ
 ATT：交換台

図 4.29 仮想機械方式の一例

4.5 そ の 他

68000による制御はこれからよりいっそう拡大するものと思われる。そのうち、まだ実用化されていないが見込みの高いものとしてゲーム・マシンと工場全体の制御があげられよう。

16ビット・マイクロプロセッサを使ったゲーム・マシンとして1982年10月に「ぴゅう太」が(株)TOMYから発売された。これは68000によるものではないが、ゲームの内容が複雑となれば、現在の6502や6800などの8ビット・マイクロプロセッサで簡単にカバーすることが難しくなるだろうから、16ビット・マイクロプロセッサへの進出は時間の問題であった。68000を使ったゲーム・マシンがいずれ登場するかもしれない。

一方、68000は16Mバイト、68020は4Gバイトのメモリをもつことができるので、非常に大規模な制御が可能である。特にメモリ管理ユニットMMUをうまく用いれば、工場全体の生産管理などの制御が十分行なえるはずである。しかし残念ながらその実例を知らない。

従来、大型コンピュータで行なっていたものを68000とその周辺LSIでカバーすれば、コスト・パフォーマンスその他の点で大きく進歩できるものと考えられる。これは逆にマイクロプロセッサ技術の進歩を促すことともなり、もっとよいシステムが出現しよう。

現在のところ68000ファミリを中心とするシステムは16ビット・マイクロプロセッサの世界では最高のように思える。LSIの発展は速いから、これをしのぐVLSIが現われるのにそれほど永い月日を要するとは思えない。筆者もそういう夢を抱いているが、こういう研究はコスト、地の利、協力体制、時勢その他が大きく働き、個人レベルでは大変難しい。適当な指導者を中心としたグループ研究を大事にしていかねばなるまい。「マイクロ」な研究グループではなく、ハードウェア、ソフトウェアを全部含めた「マクロ」なグループによる、限りない、速やかな前進を期待して筆をおくこととする。

索引

【ア行】

アイドル 149
アーキテクチャ 5
アキュムレータ 6
アセンブラ制御命令 184
アセンブリ言語 166
アドレッシング・モード 6, 63
6800の—— 6
6809の—— 10
68000の—— 26, 63
8086の—— 14
Z8001の—— 16, 17
アドレス 1
アドレス・エラー 105
アドレス・ストローブ 85
アドレス・バス 83
アドレス・レジスタ 57
アドレス・レジスタ間接 28, 64
アドレス・レジスタ間接アドレッシング 65
アブソリュート・アドレッシング 68
アブソリュート・ショート 30, 68
アブソリュート・ロング 31, 70
あふれ 6
イネーブル 87
イミディエート 31, 72
イミディエート・データ・アドレッシング 72
インデックス付きアドレス・レジスタ間接 30, 67
インデックス付き相対アドレス 33
インデックス付きプログラム・カウンタ相対 71
インプライド 34

インプライド・アドレッシング 74
インプリシット命令 34
ウェイト 149
エクセプション処理 56, 89, 92
エクセプション・ベクタ 59, 92
エンタイヤ・フラッグ 10
オーバフロー 6
オペランド 25

【カ行】

下位データ・ストローブ 85
外部参照 187
学習用モジュール 207
キャリ 6
クイック・イミディエート 32, 72
クロック 2, 89
高級プログラミング言語 194
高速割込み要求 9

【サ行】

サーバ・タスタ 157
シェル 131, 136
システム開発装置 209
システム制御 86
システム制御命令 82
自動ベクタ割込み 115
シフトおよびローテート命令 79
上位データ・ストローブ 85
条件レジスタ 6
スタック 6
スタック・ポインタ 6, 57
ステータス・レジスタ 58

スローバイザ状態 90

整数算術演算命令 78

相対アドレス 32

【タ行】

タスク 146

——制御 149

——番号 146

——の優先度 147

チェイニング 112

ディスプレイメント付き

アドレス・レジスタ間接 29, 67

ディスプレイメント付き

プログラム・カウンタ相対 71

ディレクトリ 133

デステイネーション 57

データ転送アクノリッジ 85

データ転送命令 77

データ・バス 84

データ・レジスタ 57

データ・レジスタ直接 64

デバウガ 196

電話交換機 233

特権違反 102

特権状態 90

特権命令 91, 102

ドーマント 149

トラップ 101

トレース 103

【ナ行】

内部診断レジスタ 110

2進化10進数処理命令 80

入出力制御 160

入出力用インタフェース 2

ノン・イグジスタント 149

【ハ行】

バイト 1

パイプ 137

バス・アービトレーション制御 85

バス・エラー 86, 104

バス・グラント 86

バス・グラント・アクノリッジ 86

バス・リクエスト 85

8086 13

——のアドレッシング・モード 14

——のピン配置 12

——のレジスタ構成 13

バリッド・ベリフェラル・アドレス 88

バリッド・メモリ・アドレス 87

番地 1

ビット 1

ビット処理命令 79

非同期バス制御 84

フィルタ 131, 138

不実行命令 101

不当命令 101

プリデクリメント付きアドレス・レジスタ間接
29, 66

プリピリッジ状態 90

プリフェッチ 89

プログラム・カウンタ 6

プログラム・カウンタ相対アドレッシング 70

プログラム制御命令 81

ブロードキャスト機能 109

ポスト・インクリメント付き

アドレス・レジスタ間接 29, 65

ホールト 87

【マ行】

マイクロコンピュータ 2

マイクロプロセッサ 1, 2

命令部 25

メモリ 1

【ヤ行】

優先レベル 147

ユーザ状態 91

【ラ行】

ラン 149

リセット 87, 97

リード/ライト 85

累算器 6

例外処理 56

例外ベクタ 59, 92

レジスタ 2

レジスタ直接 27

レジスタ直接アドレッシング 63

レディ 149

6800 5

—のアドレッシング・モード 6

—のピン配置 5

—のレジスタ構成 5

6809 8

—のアドレッシング・モード 10

—のピン配置 8

—のレジスタ構成 9

68000 18, 54

—のアドレッシング・モード 26, 63

—の各部の名称 20

—の入出力信号 20, 83

—のピン配置 20, 55

—の命令 75

—の命令コード 35

—のレジスタ構成 22, 56

—のレジスタの概要 22

68000 周辺 LSI 45, 106

68000 RMS 37, 139

68008 47

68010 48

68020 49

68120 IPC 106

68122 CTC 109

68230 PI/T 114

68450 DMAC 112

68451 MMU 111

68540 EDCC 110

68561 MPCC 116

ロケーション・カウンタ 171

ローダ 132

論理演算命令 79

【ワ行】

割込み 98

割込み制御 86

欧文見出し

ACIA 161

ASCII 167

ASE 213

BASIC 40

BCD 80

BCT 165

BDOS 39, 120, 125

—の入出力サポート・ルーチン 126

BIOS 39, 120

—の機能ルーチン 129

CAD 11

CAE 230

CAT 229

CCP 39, 121

CCR 6

CLK 89

concurrent CP/M-68K 39

CP/M-68K 37, 39, 118

—のコマンド 122

CROMIX 131

DDT 125

EBCDIC 204

ECB 151

EMS 213

EXOR macs 209

FCB 128

FIRQ 9

FORTRAN 40, 195

H680SD300 212

H680TR01 208

HMOS 1, 11

HP-IB 230

i-number 134

I/O BUSY 160

IRQ 143

MI モジュール 213

MIOS/U 216

MP/M-68K 39

MP/NET-68K 39

MPU ステータス 88

 μ PDS D7800 214

NMOS 11

OA 119

PACKET II 220

Pascal 40

PC 58

Personal-Graphics-Station 4D 226

PWB 129

RAM 2

RCB 153

RESET 143

RMS 37

——の機能 38

RMS68K 37

ROM 2

RTI 10

SP 57

Speed Master 68K 208

S-PL/H 40, 194

——の機能 42

SR 58

SWI 10

SYSTEM V/68 131

TCB 147

TIB 147, 155

TPA 39, 121

TRAP 143, 157

UCB 161

UNIX 130

——のコマンド 139

UNIX VIII 131

VDOS 36

VERSA dos 36

VERSA module 50

VLSI 11

VME module 50

YHP200 モデル 16/26/36 230

ZENIX 131

Z8001 15

——のアドレッシング・モード 16, 17

——のピン配置 14

——のレジスタ構成 15

Z8002 16

著 者 紹 介

岡本 茂 (おかもと・しげる)

生年月日 1930年2月4日

最終学歴 1960年東京教育大学理学研究科博士課程修了

現 在 茨城大学理学部数学科教授・理学博士

佐藤徳訓 (さとう・よしのり)

生年月日 1949年9月7日

最終学歴 1972年弘前大学理学部数学科卒

現 在 日立入間電子㈱

中島 宏 (なかじま・ひろし)

生年月日 1945年8月15日

最終学歴 1969年九州大学工学部動力機械工学科卒

現 在 日立プロセスコンピュータエンジニアリング㈱

大島邦夫 (おおしま・くにお)

生年月日 1947年4月25日

最終学歴 1978年米国ヒューストン大学博士課程修了

現 在 東京理科大学理工学部数学科講師・Ph. D

ザ 68000

ハードウェア・ソフトウェア・アプリケーション

定価 2400 円

1983年8月1日 初版1刷発行

1983年10月15日 初版4刷発行

検印廃止

NDC 007

ISBN 4-320-02203-3

著 者 岡本 茂・佐藤徳訓 ©1983
中島 宏・大島邦夫

発 行 共立出版株式会社 / 南條正男

東京都文京区小日向4-6-19

電話 東京(03)947局2511番(代表)

郵便番号112 / 振替口座 東京1-57035番

組 版 緑 新 社

印 刷 壯 光 舎

製 本 協栄製本



社団法人
自然科学書協会
会員

Printed in Japan

計算機・情報関係書より

共立 総合コンピュータ辞典 第2版	山本英男監修 A5判・1440頁	Pascalプログラミング対話	森田繁 他著 A5判・248頁
コンピュータ英和・和英辞典	日本ユニバース編 B6判・254頁	PASCAL入門	川合 豊著 A5判・232頁
コンピュータ用語の基礎知識	酒井重基著 四六判・274頁	PASCAL 8週間	黒川利明著 A5判・196頁
コンピュータ契約の仕方	栗田昭平訳 A5判・544頁	初心者のための PASCAL入門	小郷 寛他著 A5判・142頁
計算機の歴史	木島良大他訳 A5判・458頁	FOR プログラミング演習	小郷 寛他著 A5判・142頁
電子計算機と情報科学	吉田良教他著 A5判・292頁	FORTRAN 8週間	吉田良教 著 A5判・296頁
コンピュータ・サイエンス '77,'78,'79,'80,'81	bit 編集部編 B5-160・279頁	新編 FORTRANプログラミング	中村 隆他著 A5判・206頁
対訳・解説 コンピュータ英語	日高貞郎他編 A5判・216頁	FORTRAN77 TSS プログラミング入門	竹沢 昭他著 A5判・216頁
論理設計とスイッチング理論	室賀三郎他訳 B5判・380頁	COBOL 8週間	日高貞郎 著 A5判・260頁
グラフ理論	西川貞博 訳 A5判・370頁	COBOL (プログラム編・文法編)	西村惣彦他著 B5-168・186頁
グラフとダイグラフの理論	西岡洋大他訳 A5判・450頁	入門BASIC	斎藤 修部訳 B5判・150頁
コンピュータグラフ理論の応用	上田雅雄他訳 A5判・366頁	ベーシック入門	森田繁 監訳 A5判・262頁
マイクロコンピュータの基礎知識	駒宮宏男監修 A5判・184頁	BASICプログラミング入門	日本DEC他編 B5判・282頁
電子計算機システム 第2版	酒井重基著 A5判・228頁	BASIC文法書	日本DEC他編 B5判・298頁
インタプリティング計算機	坂村 健 訳 A5判・334頁	マイコン BASICの使い方	前田 英明著 A5判・194頁
計算機システムの構造	工藤 義久訳 A5判・142頁	コンピュータ図形処理	長谷川 浩 著 A5判・276頁
ALGOL60 講義	木田良大他著 B5判・142頁	研究者と技術者のためのミニコン技術入門	桜井健海編著 A5判・258頁
コンパイラのうちとそと	島内剛 他著 A5判・186頁	ミニコン	bit 編集部編 B5判・260頁
やさしいコンパイラの作り方	中西正和他著 A5判・238頁	マイコンゲームを楽しもう	矢野剛 部著 B5判・200頁
オペレーティングシステム言語	西村惣彦他訳 B5判・120頁	パソコン・ツール	村山隆夫著 B5判・144頁
新しいデータベース技術	坂本直人訳編 B5判・280頁	パーソナル・コンピュータの使い方	石田晴久編 B5判・368頁
CODASYLのデータベース	西村惣彦他訳 B5判・194頁	マイクロコンピュータとメモリ	日本DEC他編 A5判・790頁
FORTRANデータベース	西村惣彦監修 B5判・182頁	マイクロコンピュータ インタフェース ハンドブック	日本DEC他編 A5判・782頁
分散処理とデータ通信	酒井重基著 A5判・286頁	マイコン プログラム入門	上林 憲行訳 A5判・300頁
プログラム書法 第2版	木村 泉訳 A5判・252頁	マイコン・ミニコン工学	若田倫典訳 A5判・448頁
ソフトウェア入門	阿部十一 著 A5判・270頁	パズルとマイコン	矢野男他訳 A5判・184頁
ソフトウェア設計	池田孝雄他訳 A5判・192頁	BASICによるシステム・ダイナミクス	小玉 瑞 著 B5判・152頁
ソフトウェア・ツール	川村 利全編 B5判・312頁	I6ビット・マイクロプロセッサ	bit 編集部編 B5判・260頁
ソフトウェア作法	木村 泉 訳 A5判・532頁	I6ビット マイクロプロセッサ システム デザイン ハンドブック TMS9995	日本ユニバース他編 B5判・200頁
ソフトウェア工学	川村利全監訳 B5判・268頁	マイクロプロセッサと論理設計	奥村時史他訳 A5判・448頁
ソフトウェア・プロダクト工学	bit 編集部編 B5判・320頁	コンピュータ エイデッド テクノロジ CAM・FMS	奥村昌之編 A5判・238頁
ソフトウェア評価技法	木村 健 編 B5判・222頁	コンピュータ・アーキテクチャの設計	渡辺勝正訳 A5判・370頁
プログラミング言語	木田良大他編 B5判・278頁	マイコン OS	矢 光男他訳 A5判・256頁
APL 8週間	竹上 淳 著 A5判・286頁	CAIシステムⅠ・Ⅱ	木村隆雄他訳 A5-310・278頁
プログラミング言語 APL	竹上 淳 著 A5判・320頁	システム構造の設計	酒井重基他著 A5判・204頁
プログラム言語 Ada 基準文法書(英文)	bit 編集部編 B5判・246頁	記憶とデバイス	石井 治 著 A5判・254頁
プログラム言語 Ada	bit 編集部編 B5判・232頁	大規模リアルタイム・システム	日本ユニバース他編 A5判・276頁
プログラミング言語 C	石田晴久訳 A5判・250頁	人工知能ハンドブック (第Ⅰ巻)	田中幸吉他訳 A5判・528頁
Pascal プログラミング講義	森田繁 他著 A5判・200頁	人工知能 コンピュータによるゲーム	高原康彦他訳 A5判・304頁

借り出したときは

- 本^{ほん}は大切^{たいせつ}に保管^{ほかん}しましょう。
- 必^{かなら}ず期^き日^{じつ}を守^{まも}りましょう。
- よごさないようにしましょう。
- 折^{おり}目^めをつけないようにしましょう。
- また貸^かしをやめましょう。

ザ
600000

日本IBM藤沢工場図書室

A000143